Tecnología TTL standard

Representación del 0 y 1
5,0 V

2,0 V

0,8 V
0V
UNSA - EPIE WILDOR FERREL SERRUTO 1
Puerta NOT TTL
Vcc

4 k 1,6 k 130 

Q4
Vx
Q2
D1
Vz
Q1
Q3

1 k

UNSA - EPIE WILDOR FERREL SERRUTO 2

Operación de Conmutación:
Transistor Apagado (en corte)
Vcc Vcc

0V

UNSA - EPIE WILDOR FERREL SERRUTO 3

Operación de Conmutación:
Transistor Encendido (saturado)
Vcc Vcc

0,1 V

0,6 V

UNSA - EPIE WILDOR FERREL SERRUTO 4

Puerta NOT con entrada
Vcc baja

0,6 Q4
0,1 Q2
D1
Vx Vz
Q1
3,8
Q3

UNSA - EPIE WILDOR FERREL SERRUTO 5

Puerta NOT con entrada
Vcc
alta

1,8 0,7 Q4
Vx 1,2 Q2
D1
Vz
Q1
0,6 0,1
Q3

UNSA - EPIE WILDOR FERREL SERRUTO 6

 Entrada Salida
5,0 V 5,0 V
Niveles de Voltaje

2,4 V VOHmin
VIHmin 2,0 V

VILmax 0,8 V
0,4 V VOLmax
0V 0V
UNSA - EPIE WILDOR FERREL SERRUTO 7
Inmunidad al Ruido

0,8

0,4
Vcc

“1” “1” “0”

UNSA - EPIE WILDOR FERREL SERRUTO 8

Corrientes de Entrada y Salida
Vcc Vcc

Q4
0,7 0,7 Q1’
IOL 0,2
Q2 D1
Q2’
0,6 0,1 IIL
Q3

IOLmax = 16 mA IILmax = -1,6 mA

UNSA - EPIE WILDOR FERREL SERRUTO 9
Corrientes de Entrada y Salida
Vcc Vcc

Q4
Q1’
IOH
Q2 D1
Q2’
IIH
Q3

IOHmax = -400 µA IIHmax = 40 µA

UNSA - EPIE WILDOR FERREL SERRUTO 10
Capacidad de salida (fan-out)
• La capacidad o factor de carga es el número
máximo de entradas lógicas estándar que una
salida puede controlar.
• IOH max / IIH max = 10

Tiempos de retraso de propagación

• t PLH - Tiempo de retraso al pasar de 0 a 1: 22 nS.
• t PHL - Tiempo de retraso al pasar de 1 a 0: 15 nS.

UNSA - EPIE WILDOR FERREL SERRUTO 11

Control de LED
Vcc Vcc

a
Q2

Q1
Q3

UNSA - EPIE WILDOR FERREL SERRUTO 12

Tecnología CMOS serie 4000

UNSA - EPIE WILDOR FERREL SERRUTO 13

Puerta NAND CMOS

UNSA - EPIE WILDOR FERREL SERRUTO 14

 _ _ S
Biestable S-R Q

Q
R

S R FUNCIÓN
0 0 Entrada Prohibida S Q
0 1 Establecimiento de “1” (Seteo)
R Q
1 0 Establecimiento de “0” (Reseteo)
1 1 Conservación del Valor Anterior
UNSA - EPIE WILDOR FERREL SERRUTO 15
Estado estable y estado metaestable
Vout1
“1” Vin2
Vout1 Q
Vin1

Vin2
Q
Vout2
“1”
Vin1
Vout2

UNSA - EPIE WILDOR FERREL SERRUTO 16

Latch D transparente
D
Q

C
Q

C D FUNCIÓN
D Q
1 0 Q=0
1 1 Q=1 C Q
0 - Conservación
UNSA - EPIE WILDOR FERREL SERRUTO 17
Flip-flop D con entradas asíncronas Preset y Clear
PR

CLK Q

D
CLR
UNSA - EPIE WILDOR FERREL SERRUTO 18
Flip-flop D con
entradas asíncronas
Preset y Clear

PR CLR CLK D FUNCIÓN

1 0 - - Q=0
0 1 - - Q=1
1 1 0 Qt+1 = 0
1 1 1 Qt+1 = 1

UNSA - EPIE WILDOR FERREL SERRUTO 19

Flip-flop J-K disparado por flanco

CLK J K FUNCIÓN
0 0 Qt+1 = Qt
0 1 Qt+1 = 0
1 0 Qt+1 = 1
1 1 Qt+1 = Qt
UNSA - EPIE WILDOR FERREL SERRUTO 20
Temporización
S

tpmin tpmin
UNSA - EPIE WILDOR FERREL SERRUTO 21
Temporización
D

CLK

tpLH(CLK a Q) tpHL(CLK a Q) ts th
UNSA - EPIE WILDOR FERREL SERRUTO 22
Temporización
D

CLK

ts th
UNSA - EPIE WILDOR FERREL SERRUTO 23
 D3 0 0 Q3
Registro D Q

Conjunto de Flip-Flops CK Q
con entrada de reloj
D2 1 1 Q2
común D Q

CK Q
Operación:
D1 1 1 Q1
Entrada en Paralelo o D Q

Carga en Paralelo CK Q

D0 0 0 Q0
D Q
CK
CK Q
 El Flip-Flop D como divisor de
frecuencia

D Q Q

CK CK Q

CK

Q
Contador Asincrónico BN Ascendente
Modulo 8 Q0 Q1 Q2

“1” “1” “1”

J Q J Q J Q
CK CK CK CK
“1” Q “1” Q “1” Q
K K K

1 2 3 4 5 6 7 8
CK

Q0

Q1

Q2