Universidad nacional mayor de san marcos - FIEE

LABORATORIO 2 – CIRCUITOS LATCH Y FLIP – FLOPS

I. OBJETIVO:
- Analizar el principio de funcionamiento de diferentes tipos de Flip-Flops utilizados comercialmente.
- Implementar circuitos secuenciales utilizando estoso dispositivos de almacenamiento

II. MATERIALES Y EQUIPO:

- Protoboard, cables de conexión.
- CI: 74LS00, 74LS02, 74LS74, 74LS76
- Diodos LED
- Fuente DC +5v, VOM, generador de pulsos

III. PARTE EXPERIMENTAL:

1. Completar para los circuitos mostrados su tabla de verdad Y su diagrama de señales

CIRCUITO 1

-
Si R Q Q
0 0 1 0
0 1 0 1
1 0 1 0
1 1 no no

CIRCUITO 2

- -
Si R Q
-
Q
0 0 NO NO
0 1 1 0
1 0 0 1
1 1 1 0

Circuitos digitales laboratorio Página 1

 Universidad nacional mayor de san marcos - FIEE

Diagrama de señales

CIRCUITO 3

EN R S Qn+1
0 X X Qn
1 0 0 Qn
1 0 1 1
1 1 0 0
1 1 1 NP(1 y 1)

CIRCUITOS 1, 2 Y 3

Circuitos digitales laboratorio Página 2

 Universidad nacional mayor de san marcos - FIEE

2. Verificar la operación de un FLIP FLOP tipo D

CIRCUITO 4

PR CL D CLK Qn+1
1 1 X X Qn
1 0 X X 1
0 1 X X 0
0 0 0 TPP 0
0 0 1 TPP 1

3. Verificar la operación de un FLIP FLOP tipo JK

CIRCUITO 5

PR CL J K CLK Qn+1
1 1 X X X 1
1 0 X X X 1
0 1 X X X 0
0 0 0 0 TPN Qn
0 0 0 1 TPN 0
0 0 1 0 TPN 1
0 0 1 1 TPN ∼Qn

Circuitos digitales laboratorio Página 3

 Universidad nacional mayor de san marcos - FIEE

IV. CUESTIONARIO FINAL

1. Utilizando mapas de Karnaugh, obtenga las ecuaciones características a partir de las

tablas para los biestables SR, JK, D, T

BIESTABLE SR (CIRCUITO 1)

R S Qn Qn+1
0 0 0 0
0 0 1 1
0 1 X 1
1 0 X 0
1 1 X X

RS\Qn 0 1 Qn+1 = S + (∼R)*Qn

00 0 1
01 1 1
11 X X
10 0 0

BIESTABLE D (CIRCUITO 4)

D Qn Qn+1
0 X 0
1 X 1

D\Qn 0 1
0 0 0
1 1 1
Qn+1 = D

Circuitos digitales laboratorio Página 4

 Universidad nacional mayor de san marcos - FIEE

BIESTABLE JK (CIRCUITO 5)

J K Qn Qn+1
0 0 0 0
0 0 1 1
0 1 X 0
1 0 X 1
1 1 0 1
1 1 1 0

JK\Qn 0 1
00 0 1
01 0 0 Qn+1 = J*(∼Qn) + (∼K)*Qn
11 1 0
10 1 1

BIESTABLE T

T Qn Qn+1
0 0 0
0 1 1
1 0 1
1 1 0

T\Qn 0 1
0 0 1
1 1 0 Qn+1 = T*(∼Qn) + (∼T)*Qn = T (+) Qn

2. ¿Cuál es el nivel lógico requerido en la entrada CLK para permitir la transferencia del
valor D a la salida Q del FLIP FLOP tipo D?

Para que se transfiera el valor D a la salida Q del FLIP FLOP, se necesitará una transición, ésta
debe ser de pendiente positiva (TPP), de modo que, en el mismo instante en que CLK cambie de 0
a 1, cambiará también la salida Q de acuerdo a lo especificado en D.

Circuitos digitales laboratorio Página 5

 Universidad nacional mayor de san marcos - FIEE

3. Indique en el siguiente circuito RS maestro esclavo, ¿Por qué las señales CP1 y CP2 deben
ser complementarias? Muestre posibles circuitos para obtener estas señales CP1 y CP2

En el circuito mostrado, podemos ver dos habilitadores, los cuales funcionan junto con dos
LATCH, observamos que, si los dos habilitadores (CP1 Y CP2) están en estado 1 al mismo tiempo,
entonces Q1 cambiará simultáneamente con la activación de CP2, entonces, en la salida de la
compuerta U2A se generarán cambios repentinos debido a la inestabilidad que se producirá en el
circuito, dándonos respuestas inesperadas.
Por el contrario, si tenemos por ejemplo CP1 activado y CP2 desactivado, obtendremos la salida
Q1, luego, al desactivar CP1 y activar CP2 obtendremos la salida Q2, haciendo este procedimiento
aseguramos el correcto traslado de datos del LATCH 1(maestro) al LATCH 2(esclavo)

Para citar un caso del FLIP FLOP SR un posible circuito para obtener que las señales CP1 y CP2
sean complementarias sería:

La compuerta NO asegurará que CP1 Y CP2 sean complementarias, así, el bit asignado a set
pasará a Q1 cuando CP1 esté en ON, y cuando CP1 este en OFF pasará a la salida Q2, este es el
principio de la transferencia de datos en los registros.

Circuitos digitales laboratorio Página 6

 Universidad nacional mayor de san marcos - FIEE

¿Qué sucedería en el caso del FLIP FLOP JK Maestro-Esclavo?

En este caso para que las dos entradas habilitadoras (en este caso CLK) sean complementarias, la
configuración sería la siguiente:

4. Analizar los resultados obtenidos en la parte experimental.

Los datos recogidos en el laboratorio concordaron en todo aspecto con los previstos en el informe
previo y las simulaciones, se observó que cada biestable y cada FLIP FLOP responden distinto a
las diferentes señales lógicas de entrada.

V. CONCLUSIONES Y OBSERVACIONES
- Concluimos que los LATCH son la base de los FLIP FLOP, que haciendo modificaciones en éstos
lograremos distintos tipos de FLIP FLOP.
- Se pudo observar y verificar los contactos de los siguientes integrados:
74LS02 (compuertas NOR), 74LS00 (compuertas NAND), 74LS74 (FLIP FLOP tipo D), 74LS76
(FLIP FLOP TIPO JK).
- Las configuraciones de MAESTRO-ESCLAVO son usadas en situaciones en la que se ve un
riesgo de secuencia en la transferencia de datos, actualmente, la mayoría de CI no presentan
esta dificultad, por lo cual ya no se usa mucho.

Circuitos digitales laboratorio Página 7