Documentos de Académico
Documentos de Profesional
Documentos de Cultura
1.- Introducción.
Representan y permiten realizar operaciones lógicas comunes como OR, AND, NOT,
X-OR, NOR, NAND y X-NOR, de acuerdo a las ecuaciones del álgebra de Boole, que
hace un análisis matemático de la lógica. Estos operadores se repiten un gran número
de veces para obtener un sistema digital de gran escala.
Para cada uno de los operadores lógicos, deberá definirse perfectamente las entradas
y las salidas.
UN ESTADO Cierto Alto 1 Subiendo Impulso Excitado Desconectado Caliente Cerrado Norte Si
Un dígito binario (0) o (1) se denomina bit (abreviatura de binary digit). Un grupo de
bits, que tengan un determinado significado conforman una información, palabra o
código.
Por ejemplo para representar los diez números (0,1,2,..., 9) y las 26 letras del alfabeto,
se necesitan 36 combinaciones diferentes de ceros y unos. Como 25< 36 < 26 se
requiere un mínimo de seis bits por información para obtener todos los caracteres
alfanuméricos.
En la lógica de niveles, un bit se caracteriza por uno de los dos niveles de tensión,
como se ve en la figura No. 2. La tensión más positiva es el nivel lógico uno (1) y la
otra es el nivel cero (0), si se habla de LÓGICA DE NIVEL POSITIVA. En cambio,
hablando de LÓGICA DE NIVEL NEGATIVA, se define el estado de tensión menos
positivo del bit como nivel uno (1) y el más positivo como nivel cero (0).
Figura No. 2. Ilustración de la lógica de niveles positiva y la negativa. La transición de
un estado a otro ocurre en t’
Como se puede ver, cada estado se define con un margen de tensiones dentro de
cada nivel tales como 4 ± 1v y 0.2 ± 0.2v debido a fuentes de señales indeseables que
representan el ruido del circuito, como consecuencia de:
La región indefinida entre estados es necesaria para que los estados cero (0) y uno (1)
puedan definirse sin ambigüedades y detectarse fácilmente.
Figura No. 3. Lógica de impulsos. (a) Impulso positivo. (b) Impulso negativo.
También es común en un sistema dinámico hablar de transiciones positivas, cambios
de nivel de (0) a (1) o flancos de subida, como también transiciones negativas,
cambios de nivel de (1) a (0) o flancos de bajada como se puede ver en la figura No. 4.
! ! ! !
" ! ! " ! # !
La salida de un circuito OR será uno (1) si una o más de las (n) entradas es uno
(1). La salida estará en uno (1), si está en (1) la entrada A, o la B, o la C, o la
enésima, o varias de ellas, o todas.
En la figura No. 5(a), aparece una tabla de verdad elaborada a partir de la definición.
Podemos asociar este operador lógico con el CONJUNTO UNIÓN de todos los
conjuntos y describirlo lógicamente como sigue:
(a) (b)
(c) (d)
Figura No. 5. Operador Lógico OR. (a) tabla de verdad. (b) Diagrama de conjuntos.
(c) Símbolo Lógico. (d) Diagrama de contactos.
El operador OR, tiene su representación simbólica en lógica digital (compuertas)
como se muestra en la figura No. 5(c). En diagrama de contactos, su representación
es como en la figura No. 5(d).
(a) (b)
Figura No. 6. Implementación del operador lógico OR. (a) otra forma con interruptores.
(b) con semiconductores
Un posible circuito electrónico sencillo que represente el operador lógico OR, sería el
de la figura No. 6(b).
3.- Operador Lógico AND.
La salida de un circuito AND, estará en uno (1) si todas las entradas están en uno (1).
La salida estará en uno (1) si están en uno (1), la entrada A, la entrada B, la entrada
C y la entrada enésima.
(a) (b)
Figura No. 7. Operador AND. (a) Tabla de verdad. (b) Diagrama de conjuntos.
S = (A) and (B) and (C) and......and (N), que también se puede escribir como:
S=A. B. C...N,
$
(a) (b)
Figura No. 8. Operador lógico AND. (a) Símbolo. (b) Diagrama de contactos.
El operador AND se asocia con interruptores en serie entre sí, y con el bombillo;
para que se cumpla que el bombillo se enciende si se cierran los interruptores A
y B y C y ……… y N.
Figura No. 9. Implementación del operador lógico AND. (a) Otra forma con interruptores.
(b) con semiconductores.
%
4.- Operador Lógico NOT.
Se le llama comúnmente inversor. Tiene una sola entrada y su nivel lógico de salida
siempre es contrario al de entrada. Para indicar el inverso de una variable o una
variable negada, se coloca una barra encima e la letra. Así por ejemplo A es el
inverso de A, si
A S '
0 1
1 0
Figura No. 10. Operador lógico NOT. (a) Tabla de verdad. (b) Diagrama de conjuntos.
(c) Símbolo digital.
&
Entrada Abierto → 0 Salida Apagado → 0
Interruptor A Cerrado → 1 Bombillo B Encendido → 1
(
5.- Operador Lógico NOR.
La salida del circuito NOR estará en uno (1), si ninguna de las N entradas esta en uno
(1).
En las figuras No. 13(a), (b) y (c), aparecen la tabla de verdad, el diagrama de
conjuntos y el símbolo lógico respectivamente, para un operador NOR de tres
entradas.
+ +
Figura No. 14. Forma de implementación del operador NOR con interruptores.
Otra forma de implementar el operador lógico NOR utilizando símbolos lógicos es
como se muestra en la figura No. 15.
Figura No. 15. Otra forma de implementar un NOR con elementos digitales.
6.- Operador Lógico NAND.
En las figuras No. 16(a), (b) y (c), aparecen la tabla de verdad, el diagrama de
conjuntos, y el símbolo lógico respectivamente para una operador NAND de tres
entradas.
Figura No. 16. Operador NAND. (a) Tabla de verdad. (b) Diagrama de conjuntos.
(c) Símbolo digital.
(a) (b)
Figura No. 17. Implementación de operador NAND. (a) Con interruptores.
(b) Con elementos digitales.
7.- Operador Lógico X-OR.-
Figura No. 18. Operador X-OR. (a) Tabla de verdad. (b) Diagrama de conjuntos.
(c) Símbolo o compuerta lógica.
De su tabla de verdad podemos extractar la ecuación para este operador, que seria
S = A .B + A . B
Más adelante con la ayuda del Algebra Booleana se demostrará que las siguientes
tres ecuaciones son equivalentes a la anterior y que describen el comportamiento de
la OR EXCLUSIVA.
S = ( A + B ) ( A + B) S = ( A + B) ( A + B ) S = ( A .B) + ( A . B )
(a) S = A .B + A . B (b) S = ( A + B ) ( A + B)
Figura No. 19. Formas de implementar el X-OR con interruptores.
Nota.- Cuando se requiere aplicar el operador lógico X-OR a más de dos
entradas, se operará tomando de dos en dos y cada resultado se operará con la
entrada siguiente (Ver tabla de la figura No. 20).
A B C ⊕B (A⊕
A⊕ ⊕B) ⊕C
0 0 0 0 0
0 0 1 0 1
0 1 0 1 1
0 1 1 1 0
1 0 0 1 1
1 0 1 1 0
1 1 0 0 0
1 1 1 0 1
Figura No. 20. Tabla de verdad que aplica X-OR a más de dos entradas.
(a) S = A .B + A . B (b) S = ( A + B ) ( A + B)
Se define siempre para dos entradas y su nivel lógico de salida estará en uno (1),
si las dos entradas están en niveles lógicos iguales. Su ecuación es = Θ
En las figuras No. 22(a), (b), (c) y (d) respectivamente aparecen, la tabla de
verdad, el diagrama de conjuntos, el símbolo lógico y una forma alternativa de
implementación del operador lógico EQUI.
A B S
0 0 1
0 1 0
1 0 0
1 1 1
(a) (b)
(c) (d)
Figura No. 22. Operador lógico EQUI. (a) Tabla de verdad. (b) Diagrama de conjuntos.
(c) Símbolo. (d) Forma alternativa de implementación.
Con la ayuda del Algebra Booleana se demostrará que a partir de la misma tabla,
se pueden deducir otras ecuaciones equivalentes que describen el
comportamiento del operador EQUI, como son:
S = ( A + B ) ( A + B) S = ( A + B) ( A + B ) S = ( A .B) + ( A . B )
Debe notarse que el operador lógico EQUI, tiene un comportamiento exactamente
contrario o inverso al del X-OR, por lo tanto a partir de uno se puede deducir el otro,
solo aplicándole una inversión; razón por la cual las ecuaciones del operador EQUI se
pueden escribir como:
$
(a) S = ( A . B ) + ( A .B) (b) S = ( A + B ) ( A + B)
9.- BIBLIOGRAFIA.