Registros de almacenamiento

En general responden a la siguiente estructura:

Donde:

Por las entradas se introducen los N bits a almacenar en el registro.

La seal de reloj sincroniza la carga de la informacin en los biestables.
Las seales de control indican la operacin a realizar (borrar, escribir, leer, etc.).
Y por las salidas se obtiene el valor de la informacin guardada en el registro.
Funcionamiento:

Cada biestable puede almacenar el estado de un bit. As, al agrupar una serie de biestables con
una seal de reloj podemos activar a todos juntos, de modo que capturen el dato que est en sus
entradas, lo almacenen y lo muestren en sus salidas. Estos registros se llaman de carga paralela.
Tambin pueden almacenar tantos bits como biestables dispongan, pero la introduccin de los datos es
de forma serie.
Los biestables que componen el bloque o mdulo pertenecen a alguno de los tipos estudiados, es
decir: R-S, J-K, J-K maestro-esclavo, D o T.
Todos los biestables que componen el registro trabajan en forma conjunta y controlados por el
mismo pulso de reloj Ck. Estos biestables pueden cargarse con informacin (escritura) o bien se
obtienen datos de ellos (lectura).
Composicin:

Por flanco:

Los registros de almacenamiento estn formados por un conjunto de biestables (normalmente

tipo D) aislados entre s, con una seal de reloj comn a todos ellos, de forma que en todos se cargan
simultneamente los datos presentes en sus entradas, siendo accesibles en cada momento sus entradas
y salidas.

Por latch:

Si los registros de almacenamiento se activan por nivel, tambin reciben el nombre de latch
(cerrojo).

Encarnacin Marn Caballero

Pgina 1 de 3

Registro de almacenamiento de 4 bits

CI 74171
En la siguiente figura se muestra cmo est compuesto un mdulo de almacenamiento de 4 bits,
fabricado con tecnologa TTL siendo su nmero de identificacin comercial el 74171.

En el esquema interno se puede apreciar que la seal de control SET de cada biestable es
activa con seal baja y para que queden inactivas se han conectado a la tensin +5 VCC, mientras que las
seales de control para poner los biestables en 0 se han conectado a la seal externa CLR de modo que
aplicando all una tensin de 0 voltios (0 lgico) reseteamos todo el registro.
Con la seal de reloj se cargan los datos binarios de entrada D0, D1, D2 y D3 de modo que los
tenemos disponibles en Q0, Q1, Q2 y Q3, respectivamente. Tambin disponemos de las mismas seales
de salida, pero negadas ( Q0 ,

Q1 , Q2 y Q3 ). Segn la aplicacin que nos ocupe usaremos una u otra

salida.

Encarnacin Marn Caballero

Pgina 2 de 3

Registro de almacenamiento de 4 bits con flip-flops D

Estructura:

Cronograma:

Encarnacin Marn Caballero

Pgina 3 de 3