Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Circuitos Secuenciales PDF
Circuitos Secuenciales PDF
Circuitos Secuenciales
En la lgica combinacional los circuitos producen una respuesta instantnea, es decir, las salidas se
pueden calcular a partir de la combinacin de los valores de las entradas en el mismo instante. La
lgica combinacional no sirve para construir circuitos que con capacidad de memoria, es decir,
funciones lgicas cuya salida en el instante presente depende de entradas en el pasado. Es
entonces, cuando los circuitos secuenciales aparecen y cobran relevancia conceptos que no eran
tan trascendentes para los circuitos combinacionales, algunos de estos conceptos son: instante
presente, instante siguiente, estado, retroalimentacin, tiempo de propagacin, sincronizacin,
memoria, secuencia, conteo, etc. Obsrvese que el principal concepto involucrado en todos los
anteriores es el tiempo.
8.1.- INTRODUCCIN
Los circuitos considerados hasta aqu, tienen la caracterstica de que su salida depende solamente de la
combinacin presente de valores de las entradas, es decir, a una misma combinacin de entrada
responden siempre con la misma salida. Debido a esto, estos circuitos se denominan combinacionales.
Los circuitos combinacionales tienen muchas limitantes debido a que no son capaces de reconocer el
orden en que se van presentando las combinaciones de entradas con respecto al tiempo, es decir, no
pueden reconocer una secuencia de combinaciones, ya que no poseen una manera de almacenar
informacin pasada, es decir no poseen memoria.
Un circuito cuya salida depende no solo de la combinacin de entrada, sino tambin de la historia de las
entradas anteriores se denomina Circuito Secuencial. La historia de las entradas anteriores en un
momento dado se encuentra resumida en el estado del circuito, el cual se expresa en un conjunto de
variables de estado.
El circuito secuencial debe ser capaz de mantener su estado durante algn tiempo, para ello se hace
necesario el uso de dispositivos de memoria. Los dispositivos de memoria utilizados en circuitos
secuenciales pueden ser tan sencillos como un simple retardador (inclusive, se puede usar el retardo
natural asociado a las compuertas lgicas) o tan complejos como un circuito completo de memoria
denominado multivibrador biestable o Flip Flop.
Como puede verse entonces, en los circuitos secuenciales entra un factor que no se haba considerado
en los combinacionales, dicho factor es el tiempo. De hecho, los circuitos secuenciales se clasifican de
acuerdo a la manera como manejan el tiempo en circuitos secuenciales sncronos y circuitos
secuenciales asncronos.
En un circuito secuencial asncrono, los cambios de estado ocurren al ritmo natural marcado por los
retardos asociados a las compuertas lgicas utilizadas en su implementacin, es decir, estos circuitos no
usan elementos especiales de memoria, pues se sirven de los retardos propios (tiempos de propagacin)
de las compuertas lgicas usados en ellos. Esta manera de operar puede ocasionar algunos problemas
de funcionamiento, ya que estos retardos naturales no estn bajo el control del diseador y adems no
son idnticos en cada compuerta lgica.
Los circuitos secuenciales sncronos, slo permiten un cambio de estado en los intantes marcados por
una seal de sincronismo de tipo oscilatorio denominada reloj. Con sto se pueden evitar los problemas
que tienen los circuitos asncronos originados por cambios de estado no uniformes en todo el circuito.
100
Captulo 8
Un circuito secuencial puede entenderse simplemente como un circuito combinacional en el cual las
salidas dependen tanto de las entradas como de las salidas en instantes anteriores, esto implica una
retroalimentacin de las salidas como se muestra en diagrama de la siguiente figura
Entradas
Salidas
Circuito
Combinacional
Entradas
Lgica de
Estado
Siguiente
Memoria
Lgica
de
Salida
Salidas
Variables de Estado
(estado presente)
Modelo de Mealy.- En un modelo ms completo, las salidas en instantes anteriores estn expresadas
por un conjunto de variables de estado, de manera que las salidas actuales dependen tanto de las
101
Captulo 8
entradas como de las variables de estado las cuales son guardadas en dispositivos de memoria. Este es
el modelo ms completo de un circuito secuencial y se denomina Modelo de Mealy.
Entradas
Codificador
de
Salida
Codificador
de Estado
Siguiente
Salidas
Memoria
Variables de Estado
(Estado presente)
como puede verse, en el modelo de Mealy las salidas en el instante presente pueden depender tanto de
las variables de estado (y por lo tanto del estado presente) como de las entradas. A este tipo de salidas
se les llama Salidas tipo Mealy.
En general, un circuito secuencial puede ser una combinacin de los tres modelos presentados arriba, es
decir, puede poseer salidas tanto tipo Mealy como Tipo Moore, o slo tipo Moore, o puede inclusive no
tener dispositivos de memoria y funcionar solamente con la memoria asociada a los retardos naturales
de las compuertas lgicas.
102
Captulo 8
Diagrama de Bloques
Aunque el FF-SR posee dos entradas (S y R) y slo una salida (Q), es comn la implementacin que
provee adems de Q su versin complementada Q , como se muestra en la figura siguiente
Set
Reset
Tabla de Funcionamiento
Los fabricantes de los circuitos integrados usan una tabla de funcionamiento para describir la operacin
de un circuito de una manera compacta, dicha tabla de funcionamiento no es otra cosa que una tabla de
verdad como la usada para circuitos combinacionales, en la cual se ha introducido la informacin del
tiempo que en el caso de circuitos secuenciales se vuelve esencial. Enseguida se ilustrar el uso de esta
tabla para describir de manera compacta el funcionamiento del FF-SR.
Entradas en tn Salida en tn+1
S R
Q+
0 0
Qo
0 1
0
1 0
1
1 1
no vlida
En donde se ha utilizado la siguiente notacin:
tn = instante en el cual se aplican las entradas.
tn+1 = instante despus que el circuito responde.
Qo = salida Q en el instante tn
Q+ = salida en el instante tn+1
No es difcil notar que la tabla de funcionamiento es una tabla de verdad con la variable introducida
Qo.
Diagrama de Estado Clsico
La misma informacin especificada por la tabla de funcionamiento puede ser representada de varias
maneras diferentes, por ejemplo, el siguiente diagrama es una alternativa grfica que tiene la
particularidad de enfatizar el nmero y nombre de los estados del circuito, por ello se le llama diagrama
de estado o de estado clsico. As, para el FF-SR:
103
Captulo 8
Q =0
SR
00
01
Q =1
SR
10
SR
00
10
SR
01
N om bres y valores
de las entradas
Obsrvese que el diagrama de estado clsico incluye informacin separada de la siguiente manera:
-
Tabla de Excitacin
La informacin que guarda el diagrama de estado clsico se puede representar en forma de tabla
colocando todas las transiciones posibles de un estado a otro como variables independientes de la
tabla y las entradas como variables dependientes, es decir, se genera un rengln de la tabla por cada
transicin y anotando los valores necesarios de las entradas para producir dicha transicin. As, para el
ejemplo del FF-SR se obtiene
Transicione Entradas que producen
la transicin
s posibles
+
Qo Q
S
R
0
0
0
*
0
1
1
0
1
0
0
1
1
1
*
0
Tabla de Estado o Tabla Caracterstica
Esta es otra manera de organizar en forma de tabla el comportamiento del circuito secuencial, Se trata
bsicamente de la misma tabla de funcionamiento ya descrita, salvo que ahora no se introduce ninguna
variable de manera que el estado presente (Qo) se trata como si fuera otra entrada. Para el ejemplo del
FF-SR tendremos
104
Captulo 8
Estado
A
A
A
A
B
B
B
B
Estado
Presente
Qo
0
0
0
0
1
1
1
1
Entradas
en tn
S R
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
Estado
Siguiente
Q+
0
0
1
no vlida
1
0
1
no vlida
Diagramas de tiempo
Los diagramas de tiempo son representaciones grficas de la evolucin de los valores que toman las
variables de inters en un circuito digital, de la manera como se podran ver en la pantalla de un
osciloscopio.
Los diagramas de tiempo no son una herramienta propia de los circuitos secuenciales, ya que estos
tambin son tiles para circuitos combinacionales como se ilustr en los captulos anteriores, sin
embargo, en el caso de los circuitos secuenciales, la informacin de tiempo es ms crucial por esto los
diagramas de tiempo cobran una mayor importancia que en el caso combinacional.
Es importante mencionar que estos diagramas no son nicos para un circuito dado, de hecho, pueden
poseer informacin incompleta o en ocasiones redundante. As, para el ejemplo del FF-SR un posible
diagrama de tiempo sera como en la siguiente figura
Set
Reset
Condiciones Iniciales
desconocidas
105
Captulo 8
Como ejemplo introductorio, consideraremos el problema de disear el Flip Flop-SR. En este caso la
salida Q+ depende del estado anterior Qo y de las entradas S y R, es decir,
Q+ = f(Qo, S, R)
Es decir, el diseo lo plantearemos como si se tratara de un circuito combinacionale, pero considerando
Qo como si fuera una entrada ms. Esta funcin la podemos plantear por medio de la siguiente tabla de
verdad, obtenida de la tabla de estado descrita anteriormente:
Entradas en tn Salida en tn+1
Qo S R
Q+
0 0 0
0
0 0 1
0
0 1 0
1
0 1 1
*
1 0 0
1
1 0 1
0
1 1 0
1
1 1 1
*
El Mapa de Karnaugh correspondiente es el siguiente
QoS
R
00
01
0
1
1
*
11
2
3
1
*
10
6
4
5
Q + = SR + Q o R
Para implementar con slo compuertas NOR negamos dos veces la expresin para obtener
Q + = R (S + Q o ) = R + (S + Q o )
Con lo cual podemos implementar el FF-SR con slo dos compuertas NOR, como sigue
S
Q
Esta implementacin adems tiene la ventaja de que tambin produce la funcin negada Q a la salida
de la primera compuerta NOR, de manera que una mejor manera de dibujar este circuito es como se
muestra en la siguiente figura
106
Captulo 8
R
Diagramas de Flujo de Estado
Una herramienta alternativa para la representacin, anlisis y diseo de circuitos secuenciales son los
Diagramas de Flujo de Estado, tambin conocidos como diagramas ASM (Algorithmic State Machine), los
cuales no son ms que una manera diferente de dibujar un diagrama de estado clsico, con smbolos
muy similares a los usados en los Diagramas de Flujo usados para especificar programas de
computadora como los que se describen a continuacin
Smbolos usados en los diagramas ASM
Bloque de Estado.- El diagrama deber tener un bloque de estado por cada posible estado presente del
circuito.
En este bloque se especifica una lista de las salidas que dependen de este estado (Salidas tipo Moore) y
los valores que toman en dicho estado. Tambin se deber especificar a un lado del bloque los valores
que toman las variables de estado.
Variables de Estado
Lista de salidas
tipo Moore
Y1 Y2 Y3
0 1 1
Q1Q0
00
Bloque de decisin.- Los bloques de decisin son los que establecen las condiciones para que ocurra
un cambio de estado, es decir, definen las trayectorias posibles y las condiciones para pasar de un
estado a otro.
Dentro del bloque se deber especificar la expresin lgica (en trminos de las entradas) que decide cual
es la trayectoria a seguir y en cada salida del bloque se deber especificar el valor de la expresin para
seguir por dicha salida.
Viene de un
bloque de estado
Funcin lgica
de las entradas
0
f(X1,X2,..)
Valores posibles
de la funcin
Bloque de Salida.- Este bloque siempre viene de un bloque de decisin para especificar salidas cuyo
valor depende del estado y de las entradas de dicho bloque de decisin (Salidas tipo Mealy).
107
Captulo 8
Se especifica dentro de este bloque la lista de salidas que dependen del estado y de las entradas as
como los valores que toman dichas salidas.
Viene de un bloque
de decisin
Lista de salidas
tipo Mealy
Y4 Y5 Y6
0 1 1
Ejemplo
Para dibujar el diagrama de flujo de estado de un circuito secuencial es importante hacer una lista
preliminar que contenga la siguiente informacin. (Los valores se especifican entre parntesis para el
caso del FF-SR).
-
Obsrvese que en el caso del FF-SR la nica salida corresponde a la nica variable de estado, por lo
tanto es de tipo Moore.
El nmero de estados indica directamente el nmero de bloques de estado, de manera que el diagrama
queda como sigue
Q
0
SR
1
Q
1
SR
1
Tcnicas de Anlisis y Diseo de Circuitos Secuenciales Asncronos.
Basados en las herramientas descritas hasta aqu (especialmente los diagramas de flujo de estado), se
pueden plantear los procedimientos de diseo y de anlisis para circuitos secuenciales asncronos como
sigue
108
Captulo 8
DISEO
1) Especificar la funcin a realizar por el circuito mediante un
diagrama de flujo de estado
2) Obtener la tabla caracterstica
3) Obtener los Mapas de Karnaugh
4) Obtener las ecuaciones de estado siguiente simplificadas
5) Implementar el circuito.
Observacin.- Si en lugar de usar Diagramas de Flujo de Estado se usan Diagramas de Estado
Clsico, los procedimientos no cambian de manera considerable, salvo que el uso de diagramas de
estado clsico nos lleva a tablas de verdad y MK completos, mientras que el uso de Diagramas de
Flujo de Estado nos lleva a Tablas de Verdad y MK reducidos (Con Variables Introducidas), con lo
cual el procedimiento de diseo es ms abreviado.
Ejemplo: Diseo del FF Tipo Latch (Cerrojo)
El FF Tipo Latch es una variante de Flip Flop, con dos entradas (G,D) y una salida Q. El funcionamiento
de este FF se puede describir en palabras como sigue
-
GD
1
Q
1
GD
1
109
Captulo 8
Estado
presente
Qn
Condiciones de Entrada
para producir un cambio
(C.E.)
GD
GD
GD
GD
0
1
Estado
Siguiente
Q+
0
Q+(C.E)
GD
1
0
G+D
Qo
GD
G+D
Q = Q o GD + Q o G + Q o D
Sin embargo, esta expresin se puede simplificar an ms usando un MK normal, como sigue
QoG
00
D
0
1
01
0
1
11
2
Q = GD + Q o G
110
10
6
Captulo 8
D
G
x
Q
y
Sin embargo en esta implementacin ocurre un problema, que es comn al disear circuitos asncronos
con retroalimentacin:
Este circuito no trabaja como se espera si despus de la combinacin D=1, G=1 (Estado Q=1) se
presenta la combinacin D=1, G=0, esto se debe a que el retardo de G a X es menor que el retardo de G
a Y. Este problema se puede corregir de dos maneras:
Una manera consiste en usar dos inversores en el trayecto de G a X para adicionar dos retardos de
propagacin, de tal manera que cuando D=1 y G baje a 0 la lnea X permanecer en bajo hasta que la
lnea Y est en bajo, para asegurar que Q se quede en 1, o sea:
D
G
x
Q
y
Otra manera de resolver el problema es aadir el trmino de consenso a la ecuacin mnima de Q+, es
decir, implementar la ecuacin redundante:
Q = GD + Q o G + Q o D
Debido a los problemas que se pueden tener al tratar de implementar un circuito secuencial asncrono
por la diferencia de retardos entre diferentes rutas del circuito, en la mayora de los casos es preferible
disear los circuitos secuenciales de manera sncrona. Este tema se tratar ms adelante, antes veamos
otros ejemplos de diseo asncrono.
Ejemplo.
Disear un circuito secuencial para controlar el arranque de un motor bajo las siguientes especificaciones
de funcionamiento
-
1er paso: Diagrama de bloques.- El circuito a disear tiene tres entradas (A, P y C) y una salida (M), sin
embargo, requiere de un circuito (tipo monoestable) capaz de generar una seal de 15 segundos (para
proporcionar el retardo), esto hace necesario una salida (G) y una entrada (Q) adicionales como se
muestra en la siguiente figura
111
Captulo 8
Monoestable
Q
M
Circuito
a
disear
A
P
C
M
0
G=1
M
1
0
1
Q
0
112