Documentos de Académico
Documentos de Profesional
Documentos de Cultura
-1-
G
K
G
K
-2-
Conduccin
directa
iG>0
iH
iL
VBO
iG=0
VH
Estado
bloqueo
directo
VAK
-3-
J1
nodo (A)
n-
P IA
IA
Contacto
metlicos
J3
J2
IA
Ib1 J1
Q1
Ic2
G
Q2
IK
IK
IG
Ic1
J2
Ctodo (K)
N IK
Puerta (G)
J3
K
Ib2
IA
p
iA
K
IK
IG
IH
Conduccin
directa
iG>0
BVF
iG=0
Estado
bloqueo
directo
VAK
-4-
WP 2
WP 2
Representa la longitud de la regin p2 desde el centro de las islas hasta la
conexin de puerta.
Lo
Representa la longitud de difusin en el semiconductor p2.
-5-
Ic1
2
I b 2 1 I A I G
iG
iK
K
IG
Ic 2
I A (1 2 1)
OFF
IC 2 (1 1 ) I A
I A (1 1 )(1 2 )
IA
IG
OFF
Definiendo
G
ib2
Ic 2
I b 2 1 I A I G
Ic2
Ib2
IA
OFF
OFF grande
1 y 2 1
IA
2
IG (1 2 1)
Para 21
se requiere disminuir la anchura de la regin de base, regin P2, y contar con un alto
dopado de la regin de emisor, regin n2. Esto es lo mismo que para el transistor
bipolar, y son pasos normalmente usados en un tiristor convencional.
-6-
1
A
iA
iR
I E1
Rshunt
Q1
pnp
Ic1
2
iG
Q2
ib2
iK
Para 1
nodo
pnp
IR
1
E1
-7-
IC 1
IA
+20V
R2
Snubber de
apagado
R4
Q1
Q2
L1
R1
Circuito
de control
2A
10A
R6
R5
L2
L
R7
L L1 L2
Inductancias
parsitas
M1
-10V
-8-
-9-
-10-
Por otra parte, el diseador debe tener presente que para que
-11-
-12-
-13-
II)
III)
diG
kA
3
dt
s
La inductancia del circuito de gobierno
de puerta tiene que ser inferior a 5 nH
par que no entre en avalancha la unin
p-n de ctodo
L
diG
A
3nH 3 VGG 9 V
dt
ns
-14-
-15-
tdead
tdead
CS1
ON
OFF
ON
CS2
OFF
VD1
Caso 1
Icarga>0A IT1
Dcl
Li
IT1
VD1
VD2
Rs
IT2
IT2
Vdc
Ccl
VD2
VD1
Caso 2
Icarga<0A
IT1
VD2
IT2
-16-