Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Practica N 4
Contador BCD de 00 a 99 en VHDL
Fabin Ugarte, Sebastin Torres
mugarte@est.ups.edu.ec, ctorresri@est.ups.edu.ec
Universidad Politcnica Salesiana
I.
I NTRODUCCIN
M ARCO T ERICO
II-A1. Entity : Una entidad es la abstraccin de un circuito, ya sea desde un complejo sistema electrnico o una simple
puerta lgica. La entidad nicamente describe la forma externa
del circuito, en ella se enumeran las entradas y las salidas del
diseo. Una entidad es anloga a un smbolo esquemtico en
los diagramas electrnicos, el cual describe las conexiones del
dispositivo hacia el resto del diseo.
Define externamente al circuito o subcircuito.
Nombre y nmero de puertos, tipos de datos de entrada
y salida.
Tienes toda la informacin necesaria para conectar tu
circuito a otros circuitos.
Los puertos pueden ser de entrada in, salida out, entradasalida inout o buffer. Los puertos de entrada slo se pueden
leer y no se puede modificar su valor internamente en la
descripcin del comportamiento del circuito (architecture),
sobre los puertos de salida slo se puede escribir pero nunca
tomar decisiones dependiendo de su valor (esto implica una
lectura). Si es estrictamente necesario escribir sobre un puerto
a la vez que se tiene que tener en cuenta su valor el tipo sera
inout o buffer.
Adems, en la entity se pueden definir unos valores genricos (generic) que se utilizarn para declarar propiedades
y constantes del circuito, independientemente de cual sea la
arquitectura. A nivel de simulacin utilizaremos generic para
definir retardos de seales y ciclos de reloj, estas definiciones
no sern tenidas en cuenta a nivel de sntesis.
Tambin se puede utilizar generic para introducir una constante que ser utilizada posteriormente en la architecture,
utilizaremos esa constante para hacer nuestro circuito ms
general. Por ejemplo, podemos definir el comportamiento de
un banco de registros teniendo en cuenta que puede tener
cualquier nmero de registros, fijando el nmero de registros
particular que queremos simular e implementar a travs de una
constante del
generic. Esto implica que en toda la parte de nuestro cdigo
(el que vamos a escribir dentro de architecture) dnde haga
falta el nmero de registros utilizaremos el nombre de la
constante definida en generic, de manera anloga a como se
II-A2. Architecture : Los pares de entidades y arquitecturas se utilizan para representar la descripcin completa de
un diseo. Una arquitectura describe el funcionamiento de la
entidad a la que hace referencia, es decir, dentro de architecture
tendremos que describir el funcionamiento de la entidad a
la que est asociada utilizando las sentencias y expresiones
propias de VHDL.
Define internamente el circuito.
Seales internas, funciones, procedimientos, constantes
...
La descripcin de la arquitectura puede ser estructural o
por comportamiento.
III.
III-A.
D ESARROLLO
Contador de 0-99
III-A1.
III-A2. Asignacin de pines en el mdulo CIC 560 FPGA/CPLD: Compilado el proyecto y sin ningn errror procedemos a asignar los las variables a los pines del mdulo, a
continuacin se muestran las varibles asignadas.
C ONCLUSIONES