UNIVERSIDAD NACIONAL DE INGENIERA FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA

LABORATORIO N 1:
(INFORME FINAL)

CURSO

LABORATORIO DE CIRCUITOS DIGITALES (IT-145 -M )

PROFESOR

Ing. ALBURQUEQUE

ALUMNO

CACHUAN FABIAN LUIS EUGENIO

20030169H

ESPECIALIDAD

INGENIERIA DE TELECOMUNICACIONES

Problema 02 : Se dan 3 palabras en cdigo exceso 3 la salida es la suma del mayor con el menor hasta el nmero 18, la respuesta debe ser visualizada en Leds. Componentes Sumador 74LS283:

Explicacin: Un sumador es un circuito lgico que calcula la operacin suma. En los computadores modernos se encuentra en lo que se denomina Unidad aritmtico lgica (ALU). Generalmente realizan las operaciones aritmticas en cdigo binario decimal o BCD exceso 3, por regla general los sumadores emplean el sistema binario. En los casos en los que se est empleando un complemento a dos para representar nmeros negativos el sumador se convertir en un sumador-substractor (Addersubtracter). Las entradas son A,B,Cin que son la entradas de bits A y B, y Cin es la entrada de acarreo. Por otra parte, la salida es S y Cout es la salida de acarreo. En la siguiente tabla muestra los resultados de este circuito. Entrada Salida 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1

Comparador 74LS85 Explicacin: Un circuito comparador combinatorio compara dos entradas binarias (A y B de n bits) para indicar la relacin de igualdad o desigualdad entre ellas por medio de "tres banderas lgicas" que corresponden a las relaciones A igual B, A mayor que B y A menor que B. Cada una de estas banderas se activara solo cuando la relacin a la que corresponde sea verdadera, es decir, su salida ser 1 y las otras dos producirn una salida igual a cero. Dentro de la familia de circuitos TTL se les denomina a estos circuitos con el nmero 7485 y manejan entradas de 4 bits, adems de que tambin se les puede conectar en cascada para manejar entradas ms grandes.

Multiplexor 74LS157 Funcionamiento: Permite ingresar usando switchs dos nmeros de 4 bits, y seleccionar con el multiplexor cual de los dos nmeros se muestra en un display a la salida del multiplexor.

1
1Y 2Y 3Y 4Y 4Y 12 7 6 5 1 15 A/B E
U10
74157

0
4 7 9 12 3Y 9 2Y 7 2 3 5 6 11 10 14 13 1A 1B 2A 2B 3A 3B 4A 4B 1Y 4 2 3 5 6 11 10 14 13 1A 1B 2A 2B 3A 3B 4A 4B A/B E
U8 U9
7485 74157

1
1 15 QA<B QA=B QA>B
U7
7485

5 3 14 12 A0 A1 A2 A3 S0 S1 S2 S3 QA<B QA=B QA>B

4 1 13 10

10 12 13 15 9 11 14 1 2 3 4 A0 A1 A2 A3 B0 B1 B2 B3 A<B A=B A>B 7 6 5 10 12 13 15 9 11 14 1 2 3 4 A0 A1 A2 A3 B0 B1 B2 B3 A<B A=B A>B

0
6 2 15 11 B0 B1 B2 B3 C0
U2
74283

1
7 C4 9

0 1 0 0 1 0

1
0

#
5 3 14 12 A0 A1 A2 A3 1Y 2Y 3Y 4Y 12 9 7 4 S0 S1 S2 S3 4 1 13 10

5 3 14 12 6 2 15 11 7

A0 A1 A2 A3 B0 B1 B2 B3 C0
74283

S0 S1 S2 S3

4 1 13 10

C4
U6

D9

D10

D11

D12

LED-GREEN

LED-GREEN D8

LED-GREEN

LED-GREEN

LED-GREEN

1
7 C0
U4
74283

6 2 15 11 B0 B1 B2 B3 C4 9 1A 1B 2A 2B 3A 3B 4A 4B A/B E

Circuito Diseado
2 3 5 6 11 10 14 13 1 15

1
1

#
U12
74157

1Y 2Y 3Y QA<B QA=B QA>B

7485

4 7 9 7 6 5
U14

10 12 13 15 9 11 14 1 2 3 4

A0 A1 A2 A3 B0 B1 B2 B3 A<B A=B A>B

2 3 5 6 11 10 14 13 1 15

1A 1B 2A 2B 3A 3B 4A 4B A/B E

4Y

12

1
6 2 15 11 B0 B1 B2 B3 C0
U5
74283

5 3 14 12 A0 A1 A2 A3 S0 S1 S2 S3

4 1 13 10

0 1 0

0
7 C4 9

0
U13
74157