Está en la página 1de 9

UNIVERSIDAD NACIONAL SAN ANTONIO ABAD DEL CUSCO

Facultad de ingeniera minas, mecnica y electrnica Carrera profesional ingeniera electrnica

LABORATORIO DE SISEMAS DIGITALES I Experiencia N 2 INFORME FINAL CODIGOS Y ARITMETICA DIGITAL


DOCENTE : Ing. Facundo Palomino

ALUMNO : Moiss Quispe Mamani 081325 ROBERT GARCIA H. 070761

ARMANDO ALVARADO Y 081324

Laboratorio de Sistemas Digitales I

Ingeniera Electrnica-Unsaac

INFORME FINAL

CDIGOS Y ARITMTICA DIGITAL

Descripcin de la experiencia

I PARTE
Implemente en el laboratorio la siguiente funcin booleana: () , empleando solo compuertas NOR. Para obtener la funcin dada utilizamos mtodo de mapas de karnaugh. Para implementar nuestra funcin utilizamos circuitos integrados (TTL): PARA PUETRAS NOR 2 TTLs de 7402 cada TTL contiene 4 compuertas y cada compuerta tiene 2 entradas y 1 salida. 2 TTL de 7427 el TTL contiene 3 compuertas y cada compuerta tiene 3 entradas y 1 salida. 1 TTL de 7422 el TTL contiene 2 compuertas y cada compuerta tiene 4 entradas y 1 salida. 1 protoboard , 1 led y cables de red

FUNCION BOOLOEANA

Pgina2

Laboratorio de Sistemas Digitales I


TABLA FUNCIONAL

Ingeniera Electrnica-Unsaac

0 1 2 3 4 5 6 7

ENTRADA SALIDA A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1

MAPASDE CARNAUGH

F=~(~(~(~A+B+C)+~(A+~B+C)+~(A+B+~C)+~(~A+~B+~C)))

) (

DIAGRAMA PICTRICO

Pgina3

Laboratorio de Sistemas Digitales I


CIRCUITO FINAL IMPLEMENTADO

Ingeniera Electrnica-Unsaac

II PARTE
Disear e implementar la conversin del cdigo binario BCD al cdigo GRAY. Para implementar nuestra funcin utilizamos circuitos integrados (TTL): PARA PUERTAS NOR 2 TTLs de 7432 cada TTL contiene 4 compuertas y cada compuerta tiene 2 entradas y 1 salida. 1 TTL de 7404 el TTL contiene 6 compuertas y cada compuerta tiene 1 entradas y 1 salida. 1 protoboard , 4 led y cables de red

TABLA FUNCIONAL:

DEC
0 1 2 3 4 5 6 7 8 9 10 : 15

BCD
0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 1 1 x : x

GRAY
0 0 0 0 1 1 1 1 1 1 x : x 0 0 1 1 1 1 0 0 0 0 x : x 0 1 1 0 0 1 1 0 0 1 x : x

A B C D G3 G 2 G1 G0

Pgina4

Laboratorio de Sistemas Digitales I

Ingeniera Electrnica-Unsaac

MAPASDE CARNAUGH

DIAGRAMA PICTRICO

CIRCUITO FINAL IMPLEMENTADO

Pgina5

Laboratorio de Sistemas Digitales I


III PARTE

Ingeniera Electrnica-Unsaac

Disear un circuito sumador de 8 bits (incluido el bit de signo), capaz de detectar un error o desbordamiento en su salida (exceda en los dgitos >8 especficamente valores>que 127 es decir el numero 011111111). Y debe verificar los resultados de los siguientes ejemplos, para el circuito utilizar el CI74LS83 para el diseo.

DIAGRAMA PICTRICO

CIRCUITO FINAL IMPLEMENTADO

Pgina6

Laboratorio de Sistemas Digitales I

Ingeniera Electrnica-Unsaac

IV PARTE
Diseo un circuito lgico que multiplique dos nmeros de 4 bits , y que solo utilice compuertas NAND y mdulos medios-sumadores y sumadores completos. El producto debe ser un nmero de 8 bits

Ejemplos de multiplicacin Decimal 1) 8*5=40 2)12*15=180 3) 9*7=63 4) 14*11=154 5) 10*8=80 DIGRAMA PICTRICO binario 1000*101=101000 1100*1111=10110100 1001*111=111111 1110*1011=10011010 1010*1000=1010000

Pgina7

Laboratorio de Sistemas Digitales I


CIRCUITO FINAL IMPLEMENTADO

Ingeniera Electrnica-Unsaac

CONCLUSIONES

Cuando restamos un nmero menor con un nmero mayor la respuesta que se nos dar ser el complemento de esta, tambin se dar este caso cuando sumamos dos nmeros negativos. C0= La respuesta es negativa y se observara el complemento a del resultado C1= La respuesta es positiva

Cuando CR =0 se sumara los dos bloques de entrada siendo C0= NO HAY ACARREO C1= EXISTE ACARREO

CUANDO CR=1, se restara pero el circuito efectuara la suma 1 de B)

(complemento a

C0= La respuesta es negativa y se observara el complemento a2 del resultado C1= La respuesta es positiva Para conocer el nmero de entrada, complementamos con un decodificador 7447 y un display que nos mostrar el sumando de entrada.

Pgina8

Laboratorio de Sistemas Digitales I

Ingeniera Electrnica-Unsaac

En las observaciones que podemos dar, son en que en los 2 casos al multiplicar los 6 dgitos ltimos menos significativos son las mismas entradas, el problema solo es el los dgitos ms significativos.

BIBLIOGRAFIA 1. 2. 3. 4. 5. MORRIS MANO, M. Diseo Digital. ED Prentice Hall. TAUB, Herbert. Circuitos Digitales y Microprocesadores. TOCCI, Ronald. Sistemas Digitales. Principios y Aplicaciones. WAKERLY, John. Diseo Digital. Principios y Prcticas. HERMOSA, Antonio.Electrnica Digital Fundamental.

Pgina9