Ejemplo

Se propone añadir a un procesador 386 una memoria caché con una tasa de acierto de 90%, de forma
que, cuando el acceso se haga en la caché, el CPI de las instrucciones que afectan a la memoria se
decrementa en una unidad. En los fallos de caché, se pierde un ciclo, es decir, se le suma al CPI 1
unidad. Calcular lo siguiente:
a) El rendimiento del 386 sin caché.
b) El rendimiento del 386 con caché.
c) Calcular la relación de rendimientos entre el 386 con caché y el 386 sin caché.
Las diferentes instrucciones tienen la frecuencia y el CPI que se refleja en la tabla:

Nº de Instrucciones Tipo de Instrucciones CPI

20 Carga (Load) 2
10 Almacenamiento (Store) 4
15 Registro/Registro 2
8/7 Salto Condicional 9/3
10 Call (Llamada a Procedimiento) 9
30 Operaciones Aritméticas 5

Ing. Miguel Aguilar Arquitectura de Computadoras 1

 Nº de Instrucciones Tipo de Instrucciones CPI
SOLUCIÓN 20 Carga (Load) 2
10 Almacenamiento (Store) 4
15 Registro/Registro 2
a) Rendimiento del 386 sin memoria caché. 8/7 Salto Condicional 9/3
10 Call (Llamada a Procedimiento) 9
30 Operaciones Aritméticas 5

( 20 × 2 ) + ( 10 × 4 ) + ( 15 × 2 ) + ( 8 × 9+ 7 × 3 ) + ( 10 × 9 )+ ( 30 × 5 )
CPI promedio =
100

Ciclos
CPI promedio = 4.43
Instrucci ó n

b) Rendimiento del 386 con memoria caché.

( 18× 1+2 × 2 ) + ( 9× 3+1 × 4 ) + ( 15 × 2 ) + ( 8 × 9+7 × 3 )+ ( 10× 9 ) + ( 30 × 5 )

CPI promedio cach é =
100

Ing. Miguel Aguilar Arquitectura de Computadoras 2

c) Relación de rendimiento entre el 386 con caché y el 386 sin caché

1 1
n con cach é = =
T CPU 416 T

1 1
n sin cach é = =
T CPU 443 T
La frecuencia se mantiene
constante. Por lo tanto

Ing. Miguel Aguilar Arquitectura de Computadoras 3

EJEMPLO

Estamos interesados en dos implementaciones de una computadora. Una con hardware especial de punto flotante
FPU y otra sin él, NFPU. Considerar un programa P, con la siguiente mezcla de instrucciones:

Multiplicación en punto flotante 10%

Suma en punto flotante 15%
División en punto flotante 5%
Instrucciones enteras 70%

La computadora con hardware de punto flotante FPU (Unidad de Punto Flotante), puede ejecutar directamente las
operaciones en punto flotante.
Necesita el siguiente número de ciclos para cada clase de instrucción:

Multiplicación en punto flotante 6

Suma en punto flotante 4
División en punto flotante 20
Instrucciones enteras 2

La computadora sin Unidad de Punto Flotante NFPU debe ejecutar las operaciones en punto flotante utilizando
instrucciones enteras. Todas las instrucciones enteras necesitan dos ciclos de reloj. El número de ciclos de
instrucciones enteras necesarios para implementar cada una de las operaciones en punto flotante es como sigue:
Multiplicación en punto flotante 30
Suma en punto flotante 20
División en punto flotante 50
En ambas computadoras el procesador tienen una frecuencia de reloj de 100 MHz. Calcular la velocidad en MFLOPS
nativos para ambas computadoras.

Ing. Miguel Aguilar Arquitectura de Computadoras 4

 N ú mero de operaciones en punto flotante ejecutadas
MFLOPS= 6
Tiempo de Ejecuci ó n× 10

T CPU =Numero de Instrucciones ×CPI × Tiempo de Ciclo de Reloj

n

∑ C i × CPI i
i=1
CPI promedio =
N ú mero de Instrucciones

Computadora con FPU

( 0.1× 6 ) + ( 0.15 × 4 ) + ( 0.05 ×20 )+ ( 0.7 × 2 ) Ciclos

CPI promedio = =3.6
1 Instrucci ó n

Ciclos
T CPU =¿ ×3.6 ×Tiempo de Ciclo de Reloj
Instrucci ó n
1 1 seg
100 MHz=100 × 10 Hz
6 T= = =1× 10− 8
f 6
100 ×10 Hz ciclo

Ciclos seg
T CPU =NInstrucciones× 3.6 ×1× 10− 8
Instrucci ó n ciclo
Ing. Miguel Aguilar Arquitectura de Computadoras 5
 N ú mero de operaciones en punto flotante ejecutadas
MFLOPS nativos = 6
Tiempo de Ejecuci ó n ×10

N
MFLOPS nativos = −8 6
=27.77 MFLOPS
N × 3.6 ×10 ×10

Computadora NFPU
( 0.1× 30 ) + ( 0.15 × 20 ) + ( 0.05 × 50 ) Ciclos
CPI promedio NFPU = = 28.33
0.30 Instrucci ó n

N
MFLOPS nativos = −8 6
=3.52 MFLOPS
N × 28.33 ×10 ×10

Ing. Miguel Aguilar Arquitectura de Computadoras 6