ELECTRÓNICA DIGITAL

Tema 1. CIRCUITOS
COMBINACIONALES
Circuito combinacional: Circuito digital con un conjunto de Salidas que solo
depende del estado de las Entradas en un momento determinado.
No depende del estado anterior (como en circuitos secuenciales).

ENTRADAS
CIRCUITO SALIDAS
COMBINACIONAL
CIRCUITOS COMBINACIONALES. Tipos

1. Multiplexor (MUX)
a) 74151 (8 a 1)
b) 74157 ( cuádruple 2 a 1)
c) 74153 ( doble 4 a 1)
2. Demultiplexor
a) Bidireccional Analógico
3. Codificador
4. Decodificador
a) BCD-7 Segmentos
5. Comparador Binario
6. Circuitos Aritméticos
a) Sumador (semisumador, sumador completo)
b) Restador
 1. MULTIPLEXOR. SELECTOR DE DATOS
• Circuito con varias entradas de datos y una sola salida.
• Solamente una entrada de datos es conectada a la salida.
• La selección se realiza mediante varias entradas de control o de selección

MULTIPLEXOR

D0
D1
D2
Datos Entrada
Y Dato de Salida

Dn-1

S
Entradas de Selección

n entradas de selección  2n datos seleccionados (max)

 C.I. MULTIPLEXOR
Multiplexor de 8 a 1
74HCT151

Necesita tres entradas de

selección (S2, S1, S0). 23=8

Enable: Habilitación salida

(nivel bajo)

S2 S1 S0 Y
0 0 0 I0
0 0 1 I1
0 1 0 I2
0 1 1 I3
1 0 0 I4
1 0 1 I5
1 1 0 I6
1 1 1 I7
 Generación de Funciones con Multiplexor
A
0
B
0
F
1
“1” I0 F ( A, B)   2 (0, 1, 2)  A  B 1  A  B 1  A  B 1  A  B  0 
0 1 1 I1
1 0 1
MUX
Y F
 A  ( B  B)  A  B  A  A  B
4:1
1 1 0 I2

“0” I3
S1 S0

A B

Ejemplo 1:
U1 F
• Determinar la función lógica que se obtiene en 4 5
3
X0 Y ?
la salida F del circuito de la figura en función de 2
1
X1
X2 Y
6
X3
las entradas C, B y A. 15
14
X4
X5
• Simplificar la función 13
12
X6
X7

• Obtener la misma función con puertas lógicas A 0 11

10
A
B
• Dibujar ambos circuitos con programa Proteus. B 0 9
C
7
• Simular y comparar resultados. C 0 E
74151
 OTROS MULTIPLEXORES
Cuádruple mux de 2 a 1 cada uno Doble mux de 4 a 1 cada uno
(74HCT157) (74HCT153)

A1
A3 A
A2 A0
A A1
A0 B1
B B0
F3
F2 F1
F1 F C1 F
F0
B3 F0 C C0
B2
B B1 D1
B0 D D0
G
G1 G0
G=00 -> F=A
EN: Enable G=0 -> F=A G=01 -> F=B G
(habilitación activo nivel bajo) G=1 -> F=B G=10 -> F=C
G=11 -> F=D
Una entrada de control (G) común a los cuatro
multiplexores Dos entrada de control (G1 y G0) comunes a ambos
Permite seleccionar dos palabras de cuatro bits multiplexores.
cada una Permite seleccionar cuatro palabras de dos bits
cada una
 DEMULTIPLEXOR. DISTRIBUIDOR DE DATOS
DEMULTIPLEXOR
Proceso Contrario al Multiplexor
Y0
Y1
Salidas
E Y2
Dato de entrada de datos

Yn-1
n entradas de datos  2n salidas de datos

Entradas de Selección

Multiplexor/Demultiplexor Analógico (Bidireccional)

• 74HCT4051 (1 a 8 datos)
Sensor 1
• 74HCT4052 (Dual 1 a 4 datos) SISTEMA
Sensor 2 MUX
• 74HCT4053 (Cuádruple 1 a 2 datos) DE
Sensor 3 ANALÓGICO
MEDIDA
Sensor 4
Aplicación: medida de varios sensores con un
único sistema de medida C1 C0
La medida de cada sensor se mide de forma
consecutiva y cíclica contralado por un contador Reloj CONTADOR
 Aplicaciones Multiplexores
Problema. Diseñar un circuito lógico que permita seleccionar 2 magnitudes: tiempo (A) y
temperatura (B) de UN dígito (BCD) para mostrarlo en un Display (D) mediante una
entrada de selección (C), si C=0 entonces D corresponde con A y si C=1 entonces D
corresponde con B.

2) Extender el problema con los datos de entrada

(temperatura y tiempo) formado por DOS dígitos.
 2. CODIFICADOR
Un codificador genera un código de salida de N bits diferente y que depende de la
entrada que esta activa en cada momento.

CODIFICADOR
A0 Y0
M Entradas A1 Y1
A2 Código de salida de N bits
Solo una activa Y2

AM-1 YN-1

Codificador suele actuar como etapa de entrada de un circuito digital.

En el exterior se trabaja en decimal y en el circuito digital en binario
Ejemplo. Circuito de control de cadena musical. Cuatro fuentes: Radio, CD, Cinta o Disco según el
botón que haya pulsado el usuario
 CODIFICADOR CON PRIORIDAD AL MAYOR

Codificador
• Solo una entrada debe estar activada (H). En las salidas se representa el número
binario de la entrada activada.
• En caso de activar dos o más entradas se activa aquella que tenga el número mayor

• ISIS-proteus Codificadores genéricos:

U2
D0 Q0

• E1 entrada habilitación (H) D1

D2
Q1
Q2

• E0 salida activa (H) cuando no se selecciona

D3
D4
ENCODER_8_3
D5

ninguna entrada D6
D7

EI EO
ENCODER_8_3

Ejemplo 2 Proteus

U1
D0 0
D0 Q0
D1 0 U2
0 D1 Q1
D2 0 D0
D1
Q0
Q1 0
D2
D3
Q2
Q3
0
ENCODER_10_4
D2 Q2
D3 D3 1 D4
D5
D4 1 D4
D5 D6
D6
D5 0 D7
D7
D8
D6 0 EI EO 0 D9
D7 0 ENCODER_8_3
EI EO

1 ENCODER_10_4
 3. DECODIFICADOR
• Un decodificador es un circuito lógico que, a partir de un código de entrada de N bits,
genera la un estado alto en solo una de sus M líneas de salida.
• Es decir, por cada una de las combinaciones de entrada tenemos una salida distinta
activada cada vez. DECODIFICADOR

A0 Y0
M salidas
A1 Y1
Código de N bits sólo una salida
A2 Y2 ACTIVADA por
de entrada
cada código de
entrada
AN-1 YM-1

Ejemplo control para un semáforo. Puede estar verde, amarillo, rojo o averiado.
En el caso de estar averiado, se activará una luz interna “azul”, para que el técnico sepa que lo tiene que
reparar.

Cada luz se asocia un número:

• Rojo = 0
• Amarillo = 1
• Verde = 2
• Azul (averiado) = 3
 DECODIFICADOR DE 2 A 4 LINEAS

ENTRADA SALIDA
Y0
A0 A0 A1 Y0 Y1 Y2 Y3
Y1
0 0 1 0 0 0
DECODIFICADOR
Y2 0 1 0 1 0 0
A1 1 0 0 0 1 0
Y3
1 1 0 0 0 1

A0

Y0 ISIS-proteus
A1 Decodificador genérico:
Y1 DECODER_2_4

U3
Y2 D0 Q0
D1 Q1
Q2
EN Q3
ALL
Y3
DECODER_2_4
 C.I. DECODIFICADOR
• Un Decodificador suele ser la etapa de salida de un circuito digital.
• En el interior de circuito digital se expresa en binario y en el exterior se activa una sola
salida, el decodificador realiza esta conversión.
• Algunos modelos genéricos de decodificador (decoder) en ISIS-Proteus.

U1 U3
U2
D0 Q0 D0 Q0
D0 Q0 D1 Q1
D1 Q1
D1 Q1 D2 Q2
D3 Q3 D2 Q2
D2 Q2 D3 Q3
Q4
Q3 EN Q5 Q4
EN Q4 ALL Q6 EN Q5
ALL Q5 Q7 ALL Q6
Q6 Q8 Q7
Q7 Q9 Q8
DECODER_4_10 Q9
DECODER_3_8
Q10
Q11
DECODER_3_8 Q12
DECODER_4_10 Q13
Q14
Q15
DECODER_4_16

EN: enable. Si EN=0 todas salidas LOW

ALL: todas. Si ALL=1 (y EN=1) todas salidas HIGH DECODER_4_16
 DISPLAY DE 7 SEGMENTOS
En muchas aplicaciones no interesa activar una sola salida por cada numero BCD, si no
representar el dígito correspondiente en un visualizador (display de 7 segmentos).
El display está constituidos por siete diodos LED dispuestos para obtener cualquier numero
del 0 al 9

A cada uno de los segmentos que forman el display se les

denomina a, b, c, d, e, f y g (y punto decimal DP). Total ocho
diodos LED

Puede ser ánodo común (activo nivel bajo)

o cátodo común (activo nivel alto)

El dispositivo posee 10 pines (8 para el cátodo

de diodos LED y 2 para ánodo)
 Decodificador BCD a 7 segmentos
Para trabajar con display de 7 segmentos se utiliza C.I. decodificador de BCD a 7 segmentos
Ej. 7447, 74247. Esta formado por:
• 4 entradas (DCBA) para los números en BCD
• 7 salidas, para cada segmento activadas a nivel bajo
• Entradas adicionales: LT (test encendido), RBI (todo apagado), BI/RBO

Entradas de 10 a 15
salida con símbolos extraños
 CONEXIÓN DISPLAY + DECODIFICADOR 7447
7447: Salidas activas por nivel bajo (colector abierto)
Vcc=5V
VOL R Vcc =+5V
a
VD=1,6V
A b
c
B R
ENTRADA
7447 d VAK IOL
BCD
C
e
D f VOL
g

Se necesita resistencia VCC  VAK  VOL 5  1,6  0,35

R   270 
limitadora de corriente I 10 mA

Puede ponerse una sola resistencia en el cátodo, pero la luminosidad no será

constante, depende del número de segmentos activados
 DECODIFICADOR 7447. ENTRADAS DE CONTROL
• Entrada LT=0 (Lamp Test) enciende todos los segmentos
LT BI FUNCION
independiente de las entradas DCBA
0 1 Enciende todos los segmentos • Entrada BI =0 Blank Input) apaga todos los segmentos
X 0 Apaga todos los segmentos independiente de las entradas DCBA
1 1 Decodificación normal • La entrada RBO sirve junto a BI/RBI para combinar varios
displays consecutivos (centenas, decenas, unidades)
• Mostrar un número de varios dígitos sin que aparezca el
cero en el dígito de la izquierda

A 1
B 0 U1 270

C 1
7
1
A
B
QA
QB
13
12
270 Ejemplo 3. Proteus
2 11 270
C QC
D 0 6
D QD
10
4 9 270
BI/RBO QE
5 15
RBI QF
3 14 270
LT QG
7447 270

270
 DISPLAY DE 7 SEGMENTOS
U3
7 13
A QA
1 12
B QB

74HC4511 (otro C.I, decodificador)

2 11
C QC
6 10
D QD
9
QE
3 15
• Decodificador-Driver Display 7 segmentos con entrada 4
5
LT
BI
LE/STB
QF
QG
14

STROBE (LE/STB) 0: Latch Enable/ 1: Bloqueado 74HC4511

• 1
Salidas a nivel alto (cátodo común). R1
47
• Combinaciones del 10 al 15 display apagado

Proteus tiene varios componentes de display de 7 segmentos

Con terminal de cátodo común: 7SEG-COM-CATHODE

Con terminal de ánodo común: 7SEG-COM-ANODE
Genérico: 7SEG-DIGITAL (sin terminal ánodo/cátodo)

Entradas directamente en BCD: 7SEG-BCD

Realmente equivale a un display con su correspondiente decodificador y
resistencias. Lo utilizaremos habitualmente por comodidad
DCBA
 CIRCUITOS ARITMETICO-LOGICOS
4. COMPARADOR DIGITAL
Compara dos números binarios (A y B) determinando si A>B, A<B o A=B
Comparador de dos números de 1 bit.
Circuito más simple. Comparador de dos números (A y B) de 1 bit cada uno

Proceso para obtener el circuito

A B G E L
L (A<B) 0 0 0 1 0
A 0 1 0 0 1
COMPARADOR G (A>B) 1 0 1 0 0
B E (A=B) 1 1 0 1 0

A
L

Greatest G  AB
G
B

Least L  AB
Equal E  AB AB  A  B E
 CIRCUITOS ARITMETICO-LOGICOS
CIRCUITO INTEGRADO COMPARADOR

7485
Comparador de
dos números
de 4-bit

Comparador de
dos números
de 8-bit

En caso de que los bits de mayor

peso de A y B sean iguales toman
la decisión los bits de menos peso
 4. CIRCUITOS ARITMÉTICOS
En electrónica digital todas las operaciones aritméticas se realizan a base de
sumas de dos números. El resto de operaciones son derivadas de ella

4.A. SEMISUMADOR. Circuito aritmético más simple posible.

• Circuito lógico que calcula la suma de dos números de un bit cada uno (A y B).

A B S1 S0
S0 0 0 0 0
A
SEMISUMADOR 0 1 0 1 A
S0
1
B S1 1 0 0 1 0
1 1 1 0 B
1
XOR

S1
1
AND

Cuando los números a sumar poseen más bits hay que considerar el acarreo, que se
suma a la siguiente suma de los bits de mayor peso. Por lo tanto, un sumador completo
tendrá tres entradas y dos salidas
 4.B. SUMADOR COMPLETO
El sumador completo admite un valor que representa acarreo de entrada (Cin).
El bit de mayor peso de la salida es el acarreo de la suma siguiente (Cout).
Es la celda de un sumador de varios bits

Cin A B Cout S Dec

0 0 0 0 0 0 A S

Σ
0 0 1 0 1 1
0 1 0 0 1 1
0 1 1 1 0 2
B
1 0 0 0 1
Cout
1
1 0 1 1 0 2 Cin
1 1 0 1 0 2
1 1 1 1 1 3

SUMADOR DOS NUMEROS DE VARIOS BITS Cin=0

CINICIAL

1 A2 B2 C2 A1 B1 C1 A0 B0 C0
1 1
A 1 1 0 1 13 SUMADOR SUMADOR SUMADOR

B + 1 1 1 1 +15 COMPLETO
2
COMPLETO
1
COMPLETO
0
28
S 1 1 1 0 0 D2 S2 D1 S1 D0 S0

El último acarreo forma parte del resultado

 CIRCUITOS ARITMETICOS
C.I. SUMADOR DE DOS NUMEROS DE 4 BITS (7483)

Sumador aritmético de dos números (A y B) de 4 bits cada uno con acarreo

inicial (C0) y acarreo final (C4)

Ejemplo 4. Proteus

En caso de suma de número de más de cuatro bits se ponen varios C.I. sumadores en
cascada (conectando Acarreo de Salida al Acarreo de Entrada del siguiente sumador)
 5. RESTA BINARIA
Forma de definición de una resta:

Resta = Minuendo + Complemento del Substraendo

Complemento a Base: siendo n el nº dígitos a  bn  a

Decimal. Complemento a 10 a  10 n  a
Ejemplo: Nº dígitos: 1 (4 es complemento a 10 de 6)

Resta: 7 - 6 = 7+4 = 11 Despreciando DECENAS → 1

Binario: Complemento a 2: Se intercambia '0' y '1' y sumar 1: (0  1) + 1

Ejemplo: 610 = 110  (2 es complemento a 2 de 6)

7 111 111
-6  -110 (001+1) = 010  + 0 1 0
1 1 0 0 1  110
Se Desprecia
 5. RESTA BINARIA
Más ejemplos: complemento a 2 (0  1) + 1

15 1111 1111
-11  -1011 (0100+1) = 0101  +0101
1100
Se Desprecia

14 1110 1110
- 6 - 0110 (1001+1) = 1010  +1010
11000
Se Desprecia
Ambos números deben de tener el mi
número de cifras
En este caso se escribe 0 a la izquierda para
que al realizar completo a 2 se convierta en 1
 CIRCUITO RESTADOR (A-B)

Diferencia (S) = Minuendo (A) + Complemento del Substraendo (B)

Siendo A > B

Se utiliza circuito sumador 4 bits (7483) y puertas NOT para invertir B y se suma
1 por acarreo de entrada

A4

A A3 A4
C4 C Se desprecia
A2 A3
A1 A2 S4 S4
A1
B4 B4 7483 S3 S3
B3
B3
B B2 S2 S2
B2 B1
C0 S1 S1
B1

1 “1”
Ejemplo 5. Proteus
 Resta con Signo
Para indicar el signo de un número binario se añade un nuevo bit a la izquierda
Bit de signo: 0  Positivo
1  Negativo
• Los dos términos (minuendo y substraendo) deben de tener el mismo número de bits.
• En las operaciones aritméticas se incluye bit de signo como parte del número
• Si bit de signo de resultante es cero (resultado positivo) y si es uno (resultado negativo).

Ejemplo:
+A= 0111 = +710  -A = 1000+1 = 1001 = -710
+B= 0101 = +510  -B = 1010+1 = 1011 = -510

+A- B (+7-5) +B-A (+5-7)

Signo Signo
+A = 0 111 -A = 1 001
- B = 1 011 +B = 0 101
1 0 010  +210 1 110  - 410

Módulo de -4 (1110)  0001+1= 0010 (+2)

Si el resultado es negativo, para obtener el módulo (positivo)

hay que volver a realizar complemento a dos del resultado.
 Resta con Signo
Mas ejemplos de resta con signo:
Ejemplo:
+A= 0001 = +110  -A = 1110+1 = 1111 = -110
+B= 0110 = +610  -B = 1001+1 = 1010 = -610

A-B (+1-6)
Signo
+A =+1 0 001
-B = -6 1 010
1 011  - 510 Módulo de -5 (1011)  0100+1= 0101 (+5)

-A-B (-1-6)
Signo
-A =-1 1 111
-B = -6 1 010
1 1 001  - 710
Módulo de -7 (1001)  0110+1= 0111 (+7)
 Multiplicación – División por 2n
• La tarea de multiplicar y dividir en sistema de numeración binario es compleja
(a base de sumas o restas sucesivas).
• Pero un caso sencillo es la multiplicación y división por 2n.
• Para multiplicar por 2n se añade n ceros a la derecha del número.
Ejemplo: 3x2=6 (11x10=110)
3x23=3x8=24 (11x1000=11000)

• Para dividir entre 2n se elimina n ceros de la derecha del número.

Ejemplo: 14:2=7 (1110:10=111)
32:24=32:16=2 (100000:10000=10)