Caracterstica de la serie CMOS

La familia CMOS de circuitos integrados compite

directamente con la TTL en las reas de integracion
pequea y mediana escala (SSI, MSI). Como la
tecnologa CMOS ha producido cada vez mejores
caracterstica de desempeo, gradualmente ha tomado
el campo dominaron los TTLs durante mucho tiempo.
Los dispositivos TTL estarn en el mercado durante
mucho tiempo , pero en equipos nuevos se usan cada
vez ms los circuitos lgicos CMOS.

Caracterstica de
desempeo
Compatibilidad de pines. Dos CIs tienen compatibilidad
de pines cuando sus configuaraciones de pines son
iguales. Ejemplo: el pin 7 en ambos CIs es tierra.
Funcionalmente equivalente. Dos Cis cuando las
funciones lgica que realizan son exactamente las misma.
Elctricamente compatibles. Dos CIs son elctricamente
compatibles cuando se pueden conectar directamente uno
al otro sin tomar ninguna medida especial para asegurar
su operacion adecuada.

Serie 400/1400
La serie CMOS con ms antiguedad es la 4000, que
introdujo por primera vez la compaa RCA, y su serie
14000 funcionalmente equivalente de Motorola. Los
dispositivos en las series 400/14000 tienen una
disipacin de potencia muy baja y pueden operar sobre
un amplio rango de voltaje de fuente de alimentacin
( de 3 a 15 V). Son muy lentos en comparacin con la
series TTL y otras series CMOS y tienen capacidades
de corriente de salida muy bajas.

Serie 74C
Esta serie CMOS tiene compatibilidad de pines
que es funcionalmente equivalente a dispositivos
TTL con el mismo nmero. Por ejemplo, un 74C74
es un flip-flop D disparado por el borde que tiene
la misma configuracin de pines que el CI TTL
7474 doble con flip-flops D disparado por el
borde pero no funciones de serie TTL estn
disponible en esta serie CMOS. Estos hace
posible reemplazar algunos circuitos TTL con un
diseo CMOS equivalente. Su desepeo es
aproximadamente igual al de la serie 4000.

74HC/HCT (CMOS de alta velocidad

Esta es una versin mejorada de la serie 74C, cuya
velocidades de conmutacin se incrementa diez veces, en
comparacin con la de los dispositivos 74LS, y tiene una
capacidad de corriente de salida mucho mayor que la de
la serie 74C. Los Cis 74HC/HCT tienen compatibilidad
de pines y son funcionalmente equivalente a los CIs TTL
con el mismo nmero de dispositivos 74HTC son
elctricamente compatible con los TTL, pero los
dispositivos 74HC no lo son. Esto siggnifica, por
ejemplo, que un chip 74HCT04 inversor hexadecimal
puede reemplezar a un chip 74LS04 y viceversa.

74AC/ACT (CMOS avanzado)

Con frecuencia a esta serie se le nombra con el acrnimo ACL
por lgica CMOS avanzada. La serie es funcionalmente
equivalente a las diversas series TTL, pero no tiene
compativilidad de pines con TTL. Lo anterior se debe a que
las ubicaciones de pines en chips 74AC 74ACT se eligieron
para mejorar la inmunidad al ruido, de manera que las
entradas del dispositivo son menos sensibles a los cambios de
la seal que ocurre en otros pines del CI. Los dispositivos
74AC no son elctricamente compatible con TTL. ACL ofrece
ventajas sobre la serie HC en cuantoa inmunidad al ruido,
retardo de propagacin y velocidad mxima de reloj.

74AHC/AHCT (CMOS avanzado de alta velocidad)

Esta serie de dispositivos CMOS ofrece un camino de
migracin natural de la serie HC para aplicaciones ms
rpidas , menor potencia y consumo de potencia bajo.
Los dispositivos en esta serie son tres veces ms
rapidos y se pueden usar reemplazos directos de los
dispositivos de la serie HC. Ofrecen inmunidad al ruido
similar a la serie HC, sin problema de sobreimpulsosubimpulso a menudo asociados con caracteristicas de
mayor manejo que se requiere para una velocidad
comparable.

Lgica BiCMOS de 5V
Varios fabricanten de CI han desarrollado series lgica que
combinan las mejores caracterstica de la lgica bipolar y
CMOS, llamada lgica BiCMOS. Las caracterstica de baja
potencia de CMOS y las caracterstica de alta velocidad de los
circuitos bipolares estn intregradas para producir una familia
lgica de potencia extremadamente baja y alta velocidad . Los
CI BiCMOS no estn disponibles en la mayora de funciones
de SSI y MSI, se limitan a funciones que se emplean en
aplicaciones en micropocesadores y de interfaz de bus latches,
compesandores, excitadores y transceptores. Ofrecen un 75%
de consumo de potencia y opera a niveles lgicos estndar de
5V.

Niveles lgicos de voltaje

Analisis de la tabla . Observe que el VoL para
dispositivos CMOS , y que VOH est cercano a 5V.
Mrgenes de ruidos se calculan en la diferente serie,
usando las siguitentes diferencia de voltaje.
VNH = VOH(mn)-VIH(mn)
VNL = VIL(mx)-VOL(mx)

NOTA : Los dispositivos CMOS tienen mayor mrgenes de ruido que los
TTLs.
Por que operan a un voltaje mayor a 5v.

Niveles de voltaje de entrada y salida

Disipacin de potencia
Cuando un circuito lgico CMOS est en su estado
esttico (sin cambiar), su disipacin de potencia es
exactamente baja. La razon de esto es que sin importar
el estado de la salida, siempre hay una resistencia muy
alta entre la terminal VDD y tierra , porque siempre
existe un MOSFET apagado en la trayectoria de corriente.
Esto regula una disipacin de potencia para corriente directa
tpica.VDD=5V una disipacin de 2.5nw, para un

VDD=10V una disipacin de 10nw.

PD con frecuencia
Cada vez que una salida CMOS cambia de bajo a alto,
se suministrar una corriente de carga transitoria a la
capacidad de la carga. Esta capacitancia consiste en la
capacitancias de la entrada combinadas de cualesquiera
cargas que estan siendo exitadas y la capacidad de
salida del propio dispositivo. Estos picos angosto se
susministran por el VDD y pueden tener una amplitud
tpica de 5mA y una duracin de 20 a 30ns.
Una compuerta CMOS tendr la misma PD promedio a
una 74LS a frecuencia cercanas a 2 3 MHZ.

VDD (Estado Bajo a Alto)

Dispersin de salida
CMOS tiene una resistencia extremadamente grande (10^12 ).
Cada carga CMOS incrementa el tiempo de propagacin del
circuito de excitacin en 3 ns. Por ejemplo, la comp. NAND podria
tener un TPLH de 25 ns si no estuviera exitando carga; se incrementa
a 25 ns + 20(3ns)=85 ns si estuviera exitando carga veinte cargas.
El abanico de salida CMOS depende del retardo de propagacin
mximo permisible.
Salida CMOS estn limitada a un abanico de salida (fan out) de 50
para operacin de baja frecuencia ( 1MHZ). Por supuesto, para
operar a mayor frecuencia el abanico de salida tendria que ser
menor.

Dispersion de salida

Velocidad de conmutacin
En el circuito CMOS la resistencia de salida en el estado
ALTO en la RENC del MOSFET-P, lo cual es un 1K o menos.
Esto permite que se cargue ms rpido la capacitancia
de la carga.
Cuando se incrementa el VDD es que la RENC en los
MOSFET disminuye significativamente a mayores voltaje
de alimentacin.
VDD es mayor resultar en una disicipacin de potencia
ms grande.

NOTA: Las entradas CMOS nunca se deben dejar desconectadas. Todas deben
ser conectada a un voltaje fijo (0v VDD)

Sensibilidad esttica
Todo dispositivo elctromagnetico, hasta cierto punto, son sensible al dao por
elctrecidad esttica.
La descarga electrottica es responsible (ESD) de perdida de millones de dolares
por dao en equipos.
Algunas recomendaciones:
Conectar el chasis de todo equipos elctronico a una tierra fisica.
Conectar la misma tierra fisica a una pulsera especial.
Mantener los CIs en espuma condutora o papel de aluminio.
Evitar tocar los pines del CI.
Colocar banda de cortocircuito a travs de los conectores de borde de la tarjeta de PC
cuando la tarjetas se carguen trasnporten.
No dejar ningun entrada sin conectar.

Latch-up (cerrojo o encerrojamiento)

Debido a la inevitable existencia de transistores PNP Y
NPN parsitos (indeseados) implantados en el sustrato
de los CIs CMOS, bajo ciertas condiciones pueden
ocurrir una condicin conocida cerro encerrojamiento
(latch-up). Si estos transcistores parsitos en un chip
CMOS se disparan a conduccin, se fijaran
(permanecera encedido permanentemente) y puede fluir
una corriente grande y destruir el CI.

Tecologa de bajo voltaje

Un chip dispositivo semiconductor (diodo, resistencia, transistores,entre
otra.)que estn ms cerca uno de otro, es decir, para incrementalla
densidad del chip. Esta densidad mayor tiene cuando menos dos
beneficios:
a) permite que se empaguen de un circuito en un chip.
b) con dos circuitos ms cercanos entre s la seal se propagara mas
rapido en el CI.
Desventaja cuando se colocan ms cercanos, el material que asla un
circuito del otro es mas estrecho. Esto disminuye la cantidad de voltaje
que el dispositivo puede soportar antes de que ocurra el rompimiento
dielctrico.
Aumentara la disipacin de la potencia del CI.
Esto probocara aumento de la temperatura del CI.

Familia CMOS
La serie 74LVC (CMOS de bajo voltaje) contiene el grupo ms amplio de las
compuertas de SSI y funciones de MSI de las familias de 5V. en serie puede manejar 5V.
Y capaz de convertir sistema de 5V a 3V. Puede manejar entrada TTL de 5V. Un V IH de
parte CMOS DE 5V, como el 74HC/AHC, no permiten que lo manejen dispositivo LVC.
La serie 74ALVC (CMOS avanzado de bajo voltaje) actualmente ofrece el desempeo
ms alto. Los dispositivos en esta serie tienen el uso principal para aplicaciones de bus
de interfaz que slo usa lgica de 3.3V.
La serie 74LV ( bajo voltaje) maneja tecnologa CMOS y muchas compuertas de SSI
comunes. Con algunos reguladores octales populare, latches y flip-flops. Opera en con
otros dispositivos de 3.3V.
La serie 74AVC (CMOS avanzado de voltaje muy bajo) ha sido elaborado con los
sistemas del maana en mente. Opera a 2.5V, pero puede operar 1.2V, o tan altas como
3.3V. Tiene retardo de propagacin de 2 ns.

Familia BiCMOS
La serie 74LVT (tecnologa BiCMOS de bajo voltaje) contiene diseo
para aplicaciones de bus interfaz de 8 a 16 bits. Maneja niveles lgicos
de 5V y sirve como tranductor de 5V a 3V. Niveles de salida de
(VOH(mn) y VOL(mx) . Es compatible con TTL.
La serie 74LVT ( tecnologa BiCMOS avanzado de bajo voltaje)
representa una mejora importante sobre la serie LVT. Ofrece operacin a
3.3 2.5 a 3ns y tiene compatibilidad de pines con serie ABT Y LVT.
Tambin fue creada para aplicaciones del bus de interfaz.
La serie 74ALB (BiCMOS avanzada de bajo voltaje) est diseada para
aplicaciones de interfaz del bus de 3.3V. Proporciona manejo de salida
de 25mA y retardos de propagacin de slo 2.2 ns.

Salidas de colector abierto-drenador abierto

Cuando estn conectado varios dispositivo a un solo
alambre, puede representar un problema.
Cuando una salida esta en baja y la otra en alta se tiene
comflicto sin embargo, ganara el ms fuerte. En este
caso, el circuito . Cuyo transistor de salida tiene la
resistencia ENCENDIDA menor jalara el voltaje de
salida en su direccin.

Salidas lgicas de triestados (tres estados)

Es una tercr tipo de circuitora de salida que se usa en las familias TTL y CMOS.
Con sta se optimiza la operacin de la configuracin de salida ascendentedescendente a alta velocidad, y al mismo tiempo permite que la salidas se juntas
para compartir un alambre comn . Se llama triestados porque permite triestados
de salida posibles: ALTO, BAJO y de alta impedancia (Hi-Z). El estado Hi-Z es
una condicin en la cual ambos transistores, ascendete y descendente, estn
APAGADOS de modo que la terminal de la salida de alta impedancia para
tierra y fuente de alimentacin de +V.
Los dispositivos con salidas de triestados tienen una entrada enable (habilitacin),
que con frecuencia se etiqueta E para denotar habilitacin OE para habilitacin
de salida. Cuando OE=1, el circuito opera como un inversor normal porque el
nivel lgico ALTO en OE habilitada salida. La salida ser ALTA BAJA,
dependiendo del nivel de entrada. Cuando EO=0 la salida esta desabilitada. Pasa a
su estado Hi-Z ambos transistores en estado no conductor

Ventajas de la configuracin de triestados

Se puede conectar juntas comparten un solo alambre comn, Sin
sacrificar la velocidad de conmutacin.
Baja impedacia y alta velocidad, sin embargo solo una puede ser
habilitada.
Si se activan dos a la vez ambas podrian pelearse por el control del
alambre, cuasando corrientes dainas y producciendo niveles lgicos
invalidos.
Al alambre compartido se le denomina bus. Un bus completo consta de
varios cables usados para trasnmitir informacin digital entre dos o ms
dispositivos que comparten el uso del bus.

Bferes de triestados
Es un circuito que se emplea para controlar el paso de
una seal lgica se una entrada a una salida. Tambin
invierten la seal cuando pasa.
Permite transmitir cualquiera seal de linea de bus a
otros circuitos habilitandos el bfet apropiado.

CIs de triestados
Son diseados con salidas de triestados. Por ejemplo, el
74LS374 es un registro CI octal FF tipo D con salidas de
triestados. Esto siggnifica que es un registro de ocho bits
compuesto de FF tipo D, cuyas salidas estn conectadas a
bferes de triestados. Este tipo de registros se puede
conectar a lneas de buses comunes junto con salidas de
otros dispositivos similares para permitir la transferencia
eficiente de dato sobre bus. Otros dispositivos lgicos con
salidas de triestados incluyen de codificadores,
multiplexores, convertidores analgico a digitales, chip de
memoria y microprocesadores.

Lgica de intefaz de bus de alta velocidad

Con frecuencia en los sistema se necesita una distancia significativa separada fsicamente a los
componentes.
Generalmente son bferes de triestados,transceptores bidireccionales, latches y excitadores de lnea de
alta corriente.
Si la distancia es mayou a 4 pulgadas, los cables de bus necesitan ser considerados como una lnea de
transmisin, los cables tienen una inductancia, capacitancia y resistencia, lo que significa que para
seales variables. Si viaja a un lugar lejano afecta las ondas reflejadas ( como ecos) y las oscilaciones
se convierten en una preocupacin importante.
Para combatir estos problemas se coloca una resistencia de 50 ya que esta es igual a la impedancia del
alambre, sin embargo este mtodo no es posible porque se requiere mucha corriente para mantener el
voltaje a niveles lgicos.
Tambin se usa una resistencia y un capacitor para bloquear la corriente dc de lnea no est cargando,
pero aperece con una resistencia para el pulso de subido o cada.
Tambin divisin de voltaje con resistencia mayores a la de la lnea para reducir el reflejos

La familia ECL de CIs digitale

Opera sobre el principios de conmutacin de corriente,
en el qe una corriente polarizada fija es menor que
Ic( sat) cambia de un colector de transistora otro.
Debido a esta operacin en el modo de corriente, a esta
forma lgica tambin se le denomina lgica en modo de
corriente (CML).

Circuito ECL bsico

El circuito bsico para lgica acoplada por el emisor,
esencialmente constituye la configuracin de amplificadores
diferencial. La fuente VEE producira bsicamente una
corriente fija, IE, que permanecera aproximandamente en 3 Ma
durante una operacin normal. A esta corriente se le permite
fluir a travs de Q1 Q2 dependiendo del nivel de voltaje en
VENT. En otras palabras, esta corriente del colector de Q1 y el
colector de Q2 cuando VENT cambie entre sus dos niveles
lgicos de -1.7V (0 lgico para ECL) y -0.8V (1 lgico para
ECL). Para VC1 y VC2 son complemento uno del otro, los
niveles lgicos de entrada son diferente a los de salidas.

Circ. ECL
VC1 y VC2 a etapa seguidor de emisor (Q3 y Q4).
1) sustraen aproximadamente 0.8v de VC1.
2) Proporcionasn una impedancia de salida muy baja
( comnmente 7) lo cual proporciona dispersin de
salida y cargando rpido de la capacitancia de carga.
Este circuito produce dos salidas complementarias:
VSALL, que es igual a VENT y VSAL2 equivalente a VENT.

Compuerta OR-NOR ECL

Este se puede usar como un INVERSOR si la salida se
toma en VSAL. Este circuito bsico se puede ampliar a
mas de una entrada conectando en paralelo el transistor
Q1 con otros transistores para otras entradas . En este
caso, Q1 Q2 pueden causar que la corriente se
deconecte de Q2, resultado en las salida VSAL1 y VSAL2,
las cuales son operaciones lgica NOR y OR,
respectivamente.

Caracteristicas ECL

La serie ECL ms reciente de Motorola se llama

Eclin PS. Esto significa ECL en pico segundo. Esta
serie lgica tiene un retardo de propagacin de
compuerta mximo de 500 ps
(eso es la mitad de un nanosegundo) y velocidades
de estados del FF de 1.4GHZ. Algunos dispositivos
en esta serie tienen un retardos de compuertas de
slo 100ps a una potencia de 5mW para una
clasificacin velocidad-potencia de 0.5 PJ.