Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Unidad 2
Unidad 2
Componentesparaensamblede
equiposdecomputo.
Sistemas Numricos
La electrnica digital es una parte de la electrnica que se
encarga de sistemas electrnicos en los cuales la informacin
est codificada en dos nicos estados. A dichos estados se les
puede llamar "verdadero" o "falso", o ms comnmente 1 y 0.
Electrnicamente se les asigna a cada uno un voltaje o rango de
voltaje determinado, a los que se les denomina niveles lgicos,
tpicos en toda seal digital.
Se diferencia de la electrnica analgica en que, para la
electrnica digital un valor de voltaje codifica uno de estos dos
estados, mientras que para la electrnica analgica hay una
infinidad de estados de informacin que codificar segn el valor
del voltaje.
MSD
103102101100 0-110-210-3
2 7 4 5 .2 1 4
Punto decimal
LSD
Conteo Decimal
0
9 9
1 0
1 0 0
1 1
1 2
1 3
1 4
.
1 9
2 0
Sistema Binario
El sistema binario solo hay dos smbolos posibles para los dgitos,
el 0 y el 1 y se les llama bits.
MSB
23 22 2 1 20
1 0 1 1
Punto binario
LSB
Conteo Binario
La secuencia de conteo binario comienza con todos
los bits en 0.
Por cada conteo la posicin 20 conmuta.
Cada vez que la posicin 20 conmuta de 1 a 0, la
posicin 21 conmuta.
Cada vez que la posicin 21 conmuta de 1 a 0, la
posicin 22 conmuta.
Cada vez que la posicin 22 conmuta de 1 a 0, la
posicin 23 conmuta
23
22
21
20
Dec
10
11
12
13
14
15
Sistema Octal
Valor posicional
MSD
8 3 82 81 8 0
Punto octal
LSD
Conteo Octal
0
1
2
3
4
5
6
7
10
11
12
13
14
15
16
17
20
21
22
23
24
25
26
27
30
.
.
.
.
77
100
101
102
.
.
777
1000
Sistema Hexadecimal
Este sistema tiene una base de 16, lo cual significa que tiene 16
posibles dgitos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F.
Valor posicional
MSD
Punto hexadecimal
LSD
Conteo Hexadecimal
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
10
11
12
13
14
15
16
17
18
19
1A
1B
1C
1D
1E
1F
20
.
.
.
FF
100
101
102
103
104
105
106
107
108
109
10A
10B
10C
10D
10E
10F
120
.
.
.
FFF
1000
.
.
FFFF
10000
Decimal a Binario
4510 Bin
4510
2 (residuo x 2)
Solucin:
3710 Bin
3710
2 (residuo x 2)
Solucin:
Octal a Decimal
3728 Dec
Solucin:
24.68 Dec
Solucin:
4798 Dec
Solucin:
Decimal a Octal
46610 Oct
46610
8 (residuo x 8)
Solucin:
810 Oct
810
8 (residuo x 8)
Solucin:
Octal a Binario
4728 Bin
Solucin:
54718 Bin
Solucin:
Binario a Octal
10100111001012 Oct
Solucin:
10100110110012 Oct
Solucin:
Decimal a Hexadecimal
47210 Hexa
47210
16 (residuo x 16)
Solucin:
21410 Hexa
21410
16 (residuo x 16)
Solucin:
Hexadecimal a Binario
4F216 Bin
Solucin:
FAB616 Bin
Solucin:
Binario a Hexadecimal
1100111110110000012 Hexa
Solucin:
Operaciones bsicas
Suma de nmeros positivos
Tabla bsica de la adicin binaria
0+0= 0
0+1= 1
1+0= 1
1+1= 10=0
Acarreo 1 a la siguiente
posicin (carry)
1+1+1= 11=1
Acarreo 1 a la siguiente
posicin (carry)
Ejemplos:
+
=
0-0= 0
0-1= 1
1-0= 1
1-1= 0
Prstamo de 1 a la siguiente
posicin (borrow)
Ejemplos:
1
1
=
1
x
x
=
Complemento a 1
El complemento a 1 de un nmero binario, se obtiene cambiando cada
0 por 1 y viceversa, es decir, se cambia cada bit del nmero por su
complemento.
Ejemplos:
1011012 nmero binario original
0100102 complemento a 1
Complemento a 2
El complemento a 2, se obtiene tomando el complemento a 1 del
nmero binario original y se le suma 1 al bit menos significativo.
Ejemplos:
1011012 nmero binario original
0100102 complemento a 1
+
1
0100112 complemento a 2
utiliza
el
sistema
de
Ejemplos: Representarcadaunodelossiguientesnmerosdecimalescon
signo,comonmerosbinariosconsigno,utilizar5bitsincluidoelbitdesigno.
a) +1310 = 0 1 1 0 12
b) -210 =
c) +310 =
Ejemplos:
1 0 0 02
= - 23 = -810
1 0 0 0 02
= - 24 = -1610
5
1
0
0
0
0
0
=
2
= -32
2
10
De este modo podemos
decir
Signo
0
Signo
1
+
=
Se descarta
1
0
Signo
1
0
Signo
1
+
=
Se descarta
Signo
1
+
=
Se descarta
Ejemplos:
Magnitud
Signo
Complemento a 2 del
sustraendo
Minuendo
Sustraendo
Minuendo
Original
Resultado
Minuendo
Sustraendo
1
1
Complemento a 2 del
sustraendo
1
Minuendo
Original
+
+
=
Resultado
Complemento a 2 del
sustraendo
Minuendo
Sustraendo
Minuendo
Original
+
+
=
Resultado
Sobreflujo aritmtico
En todos los ejercicios que se efectuaron anteriormente en la
adicin y sustraccin, los nmeros constan de un bit de signo y cuatro
bits de magnitud. Cualquier acarreo hacia la sexta posicin fue
descartado. Observa la siguiente suma:
Magnitud
Signo
+
=
lgebra booleana
Teoremas y postulados
1) X * 0= 0
9) X + Y= Y + X
2) X * 1= X
10) XY = YX
3) X * X= X
4) X * X= 0
5) X + 0= X
6) X + 1= 1
7) X + X= X
8) X + X= 1
Teoremas de DMorgan
18) (X+Y)= XY
19) (XY)= X+Y
20) (X)= X
21) X+YZ= (X+Y)(X+Z)
22) X+YY= (X+Y)(X+Y)
Ejercicios:Reducirlassiguientesexpresionesbooleanas
1. Y=ABD+ABD
2. Z=(A+B)(A+B)
5. Y=ABCD+ABCD
6. X=(AB+C)
3. X=ACD+ABCD
7. Y=AC+ABC
4. Y=AC+ABC
8. Q=[(A+C)(B+D)]
9. F=(X+Y+Z)
10. F=(XYZ)
Minterminos y Maxterminos
XYZ
000
001
010
011
100
101
110
111
Trminos
Mnimos
XYZ
XYZ
XY Z
XY Z
X YZ
X YZ
X Y Z
X Y Z
mo
m1
m2
m3
m4
m5
m6
m7
Trminos
Mximos
X+Y+Z
X + Y + Z
X + Y+Z
X + Y+Z
X+Y + Z
X+Y + Z
X+Y+Z
X+Y+Z
MO
M1
M2
M3
M4
M5
M6
M7
se
en
en
los
F1
F2
000
001
010
011
100
101
110
111
0
1
0
0
1
0
0
1
0
0
0
1
0
1
1
1
Solucin
Suma de trminos mnimos:
m6
m5
m4
m1
Mapas de Karnaugh
Las funciones de Boole, pueden ser simplificadas por medios
algebraicos como se vio anteriormente, sin embargo el procedimiento
de reduccin es un tanto raro, ya que carece de reglas especificas para
predecir los pasos a seguir para reducir una funcin.
El mtodo del mapa representa un procedimiento simple y directo para
minimizar funciones de Boole. El mapa de Karnaugh fue inventado en
1950 por Maurice Karnaugh, un fsico y matemtico de los Laboratorios
Bell y se le conoce como Diagrama de Veitch o Mapa de Karnaugh.
Mapas de 2 variables
Y
m0
m1
m2
m3
0
1
2.
XY
00
01
10
11
0
0
0
1
XY
00
01
10
11
0
1
1
1
Y
X
0
1
Y
X
0
1
Mapas de 3 variables
YZ
m0
m1
m3
m2
m4
m5
m7
m6
00
01
11
10
0
1
YZ
X
00
01
2. F= XYZ+XYZ+XYZ+XYZ
11
10
YZ
X
00
01
11
10
3. F= XYZ+XYZ+XYZ+XYZ
YZ
X
00
01
11
10
4. F= AC+AB+ABC+BC
BC
A
YZ
X
0
1
00
01
11
10
00
01
11
10
Mapas de 4 variables
YZ
m0
m1
m3
m2
00
WX
01
11
00
m4
m5
m7
m6
01
m12
m13
m15
m14
11
m8
m9
m11
m10
10
10
YZ
00
WX
00
01
11
10
01
11
10
2. F(A,B,C,D)=ABC+BCD+ABCD+ABC
CD
00
AB
00
01
11
10
01
11
10
Mapas de 5 variables
CDE
AB
00
01
11
10
000
001
011
010
110
111
101
100
m0
m1
m3
m2
m6
m7
m5
m4
m8
m9
m11
m10
m14
m15
m13
m12
m24
m25
m27
m26
m30
m31
m29
m28
m16
m17
m19
m18
m22
m23
m21
m20
Mapas de 6 variables
DEF
ABC
000
001
011
010
110
111
101
100
11
10
14
15
13
12
24
25
27
26
30
31
29
28
16
17
19
18
22
23
21
20
110
48
49
51
50
54
55
53
52
111
56
57
59
58
62
63
61
60
101
40
41
43
42
46
47
45
44
100
32
33
35
34
38
39
37
36
000
001
011
010
CDE
AB
000
00
01
11
10
001
011
010
110
111
101
100
CD
00
AB
01
11
10
00
AB
00
00
01
01
11
11
10
10
01
11
10
Condiciones de NO IMPORTA
Simplificar la siguiente funcin de Boole y expresar el resultado en:
a)Suma de productos (trminos mnimos).
b)Producto de sumas (trminos mximos).
F(W,X,Y,Z)= (1, 3, 7, 11, 15)
en donde las condiciones de no importa son:
d(W,X,Y,Z)= (0, 2, 5)
YZ
YZ
00
WX
01
11
10
00
WX
00
00
01
01
11
11
10
10
01
11
10
Lgica Combinacional
Compuertas lgicas
Diseo de Circuitos
Un circuito combinacional consiste en compuertas lgicas
cuyas salidas se determinan directamente en cualquier
momento de la combinacin presente en la entradas.
Un circuito combinacional consiste en variables de entrada,
compuertas lgicas y variables de salida. Las compuertas
lgicas aceptan seales en las entradas y generan seales en
las salidas.
N variables
de
entrada
*
*
Circuito
Lgico
combinacional
M variables
*
*
de
salida
Se enuncia el problema.
Se determina el numero requerido de variables de entrada
y de salida.
Se le asignan letras a las variables de entrada y salida.
Se deduce la tabla de verdad que define las relaciones
entre las entradas y las salidas.
Se obtiene la funcin de Boole simplificada para cada
salida.
Se dibuja el diagrama lgico,
Si es necesario se realiza un anlisis del diagrama lgico
para comprobar su funcionamiento.
Ejemplos de diseo:
1. Disee un circuito lgico de 3 entradas A, B, C, cuya salida
sea alta solo cuando todas las entradas sean altas.
ABC
000
001
010
011
100
101
110
111
Salida
A B C
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
A B C D
PQR
000
001
010
011
100
101
110
111
+5Vcc
+5Vcc
Abierta
PML
000
001
010
011
100
101
110
111
Alarma
Puerta
(P)
Cerrada
Buzzer
+5Vcc
Alarma
Encendido
Motor
(M)
Apagado
Led
+5Vcc
Encendido
Luces
(L)
Apagadas
B1
B0
A1
A0
Circuito
Lgico
combinacional
A=B
A>B
A<B
B1 B0 A1 A0
0
A=B
A>B
A<B
B1B0A1A0
e
Circuito
Lgico
combinacional
d
c
b
a
D C B A
+5Vcc
+5Vcc
Puerta
(P)
Abierta
Cerrada
Buzzer
+5Vcc
Motor
(M)
Encendido
Alarma
Apagado
Led
+5Vcc
Luces
Encendido
(L)
Apagadas
+5Vcc
Cinturn
Puesto
No Puesto
(C)