INTRODUCCIN A LOS DISPOSITIVOS LGICOS PROGRAMABLES

MICROELECTRNICA Domnguez cartoln, romn

QU ES UN PLD?
Un PLD (Programmable Logic Device, Dispositivo lgico programable) es un componente electrnico empleado para la fabricacin de circuitos digitales. A diferencia de las puertas lgicas un PLD tiene una funcin indefinida. Antes de que un PLD pueda ser usado en un circuito este puede ser programado. Un PLD est formado por una matriz de compuertas AND y puertas OR, que se pueden programar para conseguir funciones lgicas especificas.

CLASIFICACION DE LOS PLDs

Posibilidades en Diseo Digital

1.- C.I. normalizados o estndar de funcin fija
De funcin fija y en diferentes escalas de integracin SSI: puertas, MSI: codificadores, decodificadores, contadores, ... LSI: Unidad Sncrona Asncrona de Recepcin Transmisin ,...

2.- Circuitos Digitales Configurables

Se puede modificar su funcin mediante la configuracin de las interconexiones internas existentes

3.- Circuitos de Aplicacin Especfica

Realizacin a medida de la aplicacin:
Totalmente a medida (Custom) Empleando elementos o procesos estndar (Semicustom)

Circuitos Digitales Configurables (CDC) frente a la lgica cableada clsica

Reduccin del tamao del circuito global Reduccin de costes Diseos flexibles y adaptables Proteccin del diseo

Menores retardos de propagacin: ms velocidad

Diseo mediante herramientas software Se pueden configurar con equipos de bajo coste

CDC de Altera

Circuitos Digitales Configurables (CDCs)

Qu tienen?

Recursos lgicos (bloques)

Interconexiones configurables
Tendencias y tipos: Las interconexiones estn concentradas y en una organizacin matricial: Dispositivos Lgicos Programables (Programmable Logic Devices: PLD) Las interconexiones estn distribuidas: Conjuntos Configurables de Puertas (Field Programmable Gate Arrays: FPGA)

CDC (I): Dispositivos Lgicos Programables

Bloque Lgico

Bloque Lgico MATRIZ DE INTERCONEXIN

. ........... . . Bloque
Lgico

Bloque Lgico

. . ........... . Bloque
Lgico

Bloque Lgico

Tipos de PLDs:

Bsicos Avanzados Complejos

CDC (II): Conjuntos Configurables de Puertas (FPGAs)

Bloque Lgico Bloque Lgico Bloque Lgico

Bloque Lgico

Bloque Lgico

Bloque Lgico

Bloque Lgico

Bloque Lgico

Bloque Lgico

ANTECEDENTES: PLA, PAL Y PROM

Planteamiento inicial: combinacionales como suma de productos Se pueden configurar las entradas a las puertas AND y/o las de las puertas OR: Configurables las entradas de las AND y de las OR:

PLA FPLA

(Field Programmable Logic Array)

Configurables las entradas a las AND y fijas las entradas a las OR:

PAL

(Programmable Array Logic)

Fijas las entradas a las AND (todos los productos posibles) y programables las entradas a las OR:

PROM

(Programmable Read Only Memory)

CONFIGURACIN DE LAS INTERCONEXIONES

Con fusibles: Irreversibles y no reconfigurables Fueron los primeros en aparecer Con transistores MOS reconfigurables (no voltiles) Borrables y reconfigurables: Borrables mediante luz ultravioleta Borrables elctricamente Con transistores MOS y memoria activa esttica (voltiles)

Se configura cada conexin mediante un biestable Al dejar de alimentar el circuito se pierde la configuracin

CONFIGURACIN MEDIANTE FUSIBLES

Inicialmente todos los fusibles intactos Eliminar la conexin: quemado del fusible No se puede recuperar la situacin inicial

PROGRAMMABLE LOGIC ARRAY: PLA

3 Entradas

(disponibles entradas y negadas)

Configurables entradas a AND

Configurables entradas a OR

No hay 2 puertas AND para todos los posibles trminos de la 1 forma cannica 3 Salidas (funciones distintas)

Notacin empleada en las conexiones: Slo para hacer ms simples y reducidos los esquemas
No es una lnea comn a todas las entradas de la puerta

Esquema equivalente Esquema normal convencional

PLA: REPRESENTACIN SIMPLIFICADA

Representacin simplificada equivalente

PROGRAMMABLE ARRAY LOGIC: PAL

Entradas circuito

Conexiones fijas entradas OR

Conexiones programables entradas AND

No hay 2 puertas AND para todos los posibles trminos de la 1 forma cannica

Salidas circuito (hasta 4 funciones)

PROGRAMMABLE READ ONLY MEMORY: PROM

Entradas circuito
Conexiones programables entradas OR

Conexiones fijas entradas AND

Hay disponibles n 2 puertas AND con todas las combinaciones posibles de las entradas Salidas circuito (hasta 4 funciones)

PLA: LAS DIFERENCIAS Configurable la matriz AND y OR Mayor nmero de conexiones a programar Mayor flexibilidad en la realizacin del circuito PAL: Ms usadas Configurables la matriz AND y fija la OR Menos conexiones a realizar La salida no es flexible Ocupan menos rea de Silicio y tienen menos retardo de propagacin PROM: Configurable la matriz OR y fija la AND Estn disponibles todas las combinaciones de las seales de entrada en su estado natural o complementado Se puede realizar cualquier circuito combinacional Se emplean para almacenar datos

EVOLUCIN DE LOS CIRCUITOS DIGITALES CONFIGURABLES

PAL (1975...) GAL (1984) EPLD (1984) FPGA (1984)

PAL: Programmable Array Logic Marca registrada por Monolithic Memories Inc. (MMI) compaa ya desaparecida Circuitos bsicos con conexiones configurables con diodos y fusibles (bipolares) Inicialmente combinacionales y posteriormente se introducen salidas con biestables D (registros)

Es posible la realimentacin de las salidas hacia las zonas de conexiones

PAL Combinatoria

PAL Secuencial
Biestable D

16L8 en encapsulado DIP20

16R8 en encapsulado DIP20

Ejemplo de diseo:
Puertas de distintos tipos con una misma PAL

GAL: Generic Array Logic Marca registrada por Lattice Semiconductor en 1984 Son de tecnologa CMOS borrables elctricamente y reprogramables (MOS de puerta enterrada)

Inicialmente eran PAL: configurable matriz AND

Evolucionaron hacia PLA: matriz de AND y de OR config. con macroceldas de entrada, salida y ocultas Bsicas similares a PAL: GAL EE V SS Entradas

Salidas

EPLD: Erasable Programmable Logic Devices Introducidos por Altera en 1984 Son de tecnologa CMOS, reprogramables; inicialmente eran borrables con luz UV actualmente tambin incluyen las que se borran elctricamente Son PAL evolucionadas: mayor nivel de integracin y mayor velocidad

En la red configurable estn disponibles seales de entrada, de salida y de macroceldas

EPLD de ALTERA: Aumenta nivel de integracin

Mayor nmero de macroceldas Se distribuyen las zonas de interconexin: Buses locales Bus global Macroceldas locales: Slo pueden reinyectar sus salidas al bus local Macroceldas globales: Pueden reinyectar las salidas al bus global

FPGA: Field Programmable Gate Arrays Introducidos por Xilinx en 1984, le siguieron Actel Corporation y Altera Red de puertas programables in situ con la idea de reducir conexiones prestablecidas y distribuirlas por el circuito integrado Tipos de conexiones:

*Borrables y configurables elctricamente con SRAM (LCA: Logic Cell Array) *No borrables (de antifusibles): Texas Instr. (1991)

ELEMENTOS DE UNA FPGA Bloques Lgicos Internos (CLB): realizacin de funciones lgicas, de complejidad muy diversa, desde inversores hasta memorias de acceso aleatorio Bloques Lgicos de Entrada y Salida (IOLB): enlace entre los bloques lgicos internos y terminales de entrada y salida externos Recursos de Interconexin: conjunto de lneas e interruptores programables para conexin entre bloque internos y de entrada/salida

ORGANIZACIN EN UNA FPGA

Tipo terraza Canales hor. ES ES ES ES ES ES ES Entrada/Salida
ES BL BL BL BL BL BL BL ES BL BL BL BL BL BL BL ES BL BL BL BL BL BL BL ES ES ES

Bloque Lgico

ES ES ES ES ES ES ES

Intercon. vertical Tipo mar de puertas

Tipo cuadrcula
BL BL BL

BL
BL

BL
BL

BL
BL
BL BL BL BL BL BL BL BL

PANORAMA ACTUAL DE LOS PLDs

PLD Bsicos (BPLD) -Adicin de elementos lgicos a los PAL combinatorios y secuenciales -Macroceldas con ms elementos

PLD Avanzados (APLD)

-Nuevas arquitecturas con recursos asignables a diferentes celdas -Estructuras segmentadas: varias matrices de interconexin -Ecuaciones lgicas ms complejas y con menor retardo -Varias lneas de reloj independientes: varios secuenciales PLD Complejos (CPLD) -Macroceldas complejas -Arquitecturas evolucionadas de BPLD y APLD

PRINCIPALES FABRICANTES DE PLDs

* Texas Instruments (EEUU 1971): http://www.ti.com * Philips (Holanda 1972): http://www.semiconductors.philips.com * Cypress (EEUU 1982): http://www.cypress.com * Altera (EEUU 1983): http://www.altera.com

* Xilinx (EEUU 1984): http://www.xilinx.com

* Lattice Semiconductor (EEUU 1984): http://www.latticesemi.com

APLD

Familia Classic EP220-224 EP610-910 Classic EP312-324 Classic EP1810 MAX5000 MAX7000

Arquitectura -Una matriz de interconexin (bus global) -Una matriz de conex. -Distribucin de sumas -Segmentada -Dos matrices con. -Segmentada -Puertas NAND expans. -Segmentada -Puertas NAND expans. -Distribucin de sumas -Segmentada -Puertas NAND expans. -Distribucin de sumas -Segmentada -Puertas NAND expans. -Distribucin de sumas -Segmentada -Bloques log.conf. (SRAM y PLD avanz.) -Recursos adicionales: comparador 12 bits

BPLD

Macrocelda Un biestable Una realimentacin Un biestable Doble realimentacin Un biestable Una realimentacin Un biestable Doble realimentacin Un biestable Doble realimentacin Un biestable Doble realimentacin Un biestable Doble realimentacin Un biestable Doble realimentacin

MAX3000

MAX9000

FLASHlogic

Caractersticas -16 Macroceldas -Borrables por luz UV (OTP) -DIP20 y DIP24 -De 12 a 24 Macroceldas -Borrables con luz UV -48 Macroceldas (900 puertas) -68 pines (PLCC PGA) -Borrables con luz UV -De 32 a 192 Macroceldas -Borrables con luz UV -Hasta 512 Macroceldas -De 44 a 208 pines -Borrables elctricamente -Hasta 256 Macroceldas -De 44 a 256 pines -Borrables elctricamente -Hasta 560 Macroceldas -De 84 a 356 pines -Borrables elctricamente -De 80 a 160 Macroceldas -Hasta 20480 bits SRAM -Basado en SRAM (voltiles)

CPLD

PLDs de Altera

CRITERIOS TCNICOS (I)

Arquitectura Interna

BPLD: Contadores, mquinas de estado, interfaz de MPUs,... n de entradas, biestables, macroceldas, productos asociados?
APLD y CPLD: Procesadores grficos, controladores de teclado, comunicaciones,... puertas lgicas equivalentes, recursos lgicos adicionales? Frecuencia mxima de trabajo Depende de la tecnologa y de la arquitectura Tecnologa Actualmente MOS, los EEPLD (ISP) sustituyen a los EPLD OTP (EPLD sin ventana) tienen bajo coste

CRITERIOS TCNICOS (II)

Verificabilidad (Testability) Facilidad para desarrollar una secuencia de pruebas que permitan comprobar el funcionamiento ISP (In System Programmable) permiten grabar y comprobar en el propio circuito Fiabilidad (Reliability)

En condiciones de temperatura, tensin de alimentacin, etc.

Proteccin del cdigo Que no sea copiable el diseo

CRITERIOS DE DISEO
Herramientas de CAD Disponibilidad, coste y facilidad de manejo Suelen ser especficas de cada fabricante Hay herramientas universales: OrCAD y Leonardo Servicio tcnico del fabricante

Ayuda al diseo Documentacin, pgina web, tutoriales,etc.

CRITERIOS COMERCIALES

Costes fijos: herramientas, programacin y aprendizaje Costes variables: coste unitario y de incorporacin en el sistema Disponibilidad: facilidad para conseguir PLD, distribuidores, etc.

Estabilidad en el mercado: evolucin o desaparicin

ENCAPSULADOS
DIP Dual In Line Package (max 64) (dos filas de terminales) PGA Pin Grid Array (max 600) (matriz de terminales)

SOIC Small Outline Integrated Circuit (250) (versin DIP para montaje superficial)

QFP Quad Flat Package (250) terminales planos en los 4 lados

LCC Lead Chip Carrier (100) terminales doblados en 4 lados

BGA Ball Grid Array (1000) matriz de puntos de soldadura