DISPOSITIVOS LGICOS PROGRAMABLES Un dispositivo lgico programable, o PLD (Programmable Logic Device), es un dispositivo cuyas caractersticas pueden ser

modificadas y almacenadas mediante programacin. El principio de sntesis de cualquier dispositivo lgico programable se fundamenta en el hecho de que cualquier funcin booleana puede ser expresada como una suma de productos. El dispositivo programable ms simple es el PAL (Programmable Array Logic). El circuito interno de un PAL consiste en un arreglo, o matriz, de compuertas AND y un arreglo de compuertas OR. El arreglo AND es programable mientras que el OR generalmente es fijo. Mediante una matriz de conexiones se seleccionan cuales entradas sern conectadas al arreglo AND, cuyas salidas son conectadas al arreglo OR y de esta manera obtener una funcin lgica en forma de suma de productos. Una matriz de conexiones es una red de conductores distribuidos en filas y columnas con un fusible en cada punto de interseccin. La mayora de los PLDs estn formados por una matriz de conexiones, una matriz de compuertas AND, y una matriz de compuertas OR y algunos, adems, con registros. Con estos recursos se implementan las funciones lgicas deseadas mediante un software especial y un programador. Las matrices pueden ser fijas o programables. El tipo ms sencillo de matriz programable, que data de los aos 60, era una matriz de diodos con un fusible en cada punto de interseccin de la misma. En la figura 1.1 se muestran los circuitos bsicos para la mayora de los PLDs.

DISPOSITIVOS CPLD Un CPLD (del acrnimo ingls Complex un dispositivo electrnico. Programmable Logic Device) es

Los CPLD extienden el concepto de un PLD (del acrnimo ingls Programmable Logic Device) a un mayor nivel de integracin ya que permite implementar sistemas ms eficaces, ya que utilizan menor espacio, mejoran la fiabilidad del diseo, y reducen costos. Un CPLD se forma con mltiples bloques lgicos, cada uno similar a un PLD. Los bloques lgicos se comunican entre s utilizando una matriz programable de interconexiones, lo cual hace ms eficiente el uso del silicio, conduciendo a una mejor eficiencia a menor costo. A continuacin se explican brevemente las principales caractersticas de la arquitectura de un CPLD.

Matriz de Interconexiones Programables La matriz de interconexiones programables (PIM) permite unir los pines de entrada/salida a las entradas del bloque lgico, o las salidas del bloque lgico a las entradas de otro bloque lgico o inclusive a las entradas del mismo. La mayora de los CPLDs usan una de dos configuraciones para esta matriz: interconexin mediante bloques o interconexin mediante multiplexores. El primero se basa en una matriz de filas y columnas con una celda programable de conexin en cada interseccin. Al igual que en las GAL esta celda puede ser activada para conectar/desconectar la correspondiente fila y columna. Esta configuracin permite una total interconexin entre las entradas y salidas del dispositivo o bloques lgicos. Sin embargo, estas ventajas provocan que disminuya el rendimiento del dispositivo, adems de aumentar el consumo de energa y el tamao del componente. En la interconexin mediante multiplexores, existe un multiplexor por cada entrada al bloque lgico. Las vas de interconexin programables son conectadas a las entradas de un nmero de multiplexores por cada bloque lgico. Las lneas de seleccin de estos multiplexores son programadas para permitir que sea seleccionada nicamente una va de la matriz de interconexin por cada multiplexor la cual se propagara a hacia el bloque lgico. Cabe mencionar que no todas las vas son conectadas a las entradas de cada multiplexor. La rutabilidad se incrementa usando multiplexores de mayor tamao, permitiendo que cualquier combinacin de seales de la matriz de interconexin pueda ser enlazada hacia cualquier bloque lgico. Sin embargo, el uso de grandes multiplexores incrementa el tamao de dispositivo y reduce su eficiencia. DISPOSITIVOS FPGA Un FPGA (del ingls Field Programmable Gate Array) es un dispositivo semiconductor que contiene bloques de lgica cuya interconexin y funcionalidad puede ser configurada 'in situ' mediante un lenguaje de descripcin especializado. La lgica programable puede reproducir desde funciones tan sencillas como las llevadas a cabo por una puerta lgica o un sistema combinacional hasta complejos sistemas en un chip. Las FPGAs se utilizan en aplicaciones similares a los ASICs sin embargo son ms lentas, tienen un mayor consumo de potencia y no pueden abarcar sistemas tan complejos como ellos. A pesar de esto, las FPGAs tienen las ventajas de ser reprogramables (lo que aade una enorme flexibilidad al flujo de diseo), sus costes de desarrollo y adquisicin son mucho menores para pequeas cantidades de dispositivos y el tiempo de desarrollo es tambin menor.

Ciertos fabricantes cuentan con FPGAs que slo se pueden programar una vez, por lo que sus ventajas e inconvenientes se encuentran a medio camino entre los ASICs y las FPGAs reprogramables. Histricamente las FPGA surgen como una evolucin de los conceptos desarrollados en las PAL y los CPLD, una jerarqua de interconexiones programables permite a los bloques lgicos de un FPGA ser interconectados segn la necesidad del diseador del sistema, algo parecido a un breadboard (es una placa de uso genrico reutilizable o semi permanente) programable. Estos bloques lgicos e interconexiones pueden ser programados despus del proceso de manufactura por el usuario/diseador, as que el FPGA puede desempear cualquier funcin lgica necesaria. Una tendencia reciente ha sido combinar los bloques lgicos e interconexiones de los FPGA con microprocesadores y perifricos relacionados para formar un Sistema programable en un chip. Ejemplo de tales tecnologas hbridas pueden ser encontradas en los dispositivos Virtex-II PRO y Virtex-4 de Xilinx, los cuales incluyen uno o ms procesadores PowerPC embebidos junto con la lgica del FPGA. El FPSLIC de Atmel es otro dispositivo similar, el cual usa un procesador AVR en combinacin con la arquitectura lgica programable de Atmel. Otra alternativa es hacer uso de ncleos de procesadores implementados haciendo uso de la lgica del FPGA. Esos ncleos incluyen los procesadores MicroBlaze y PicoBlaze de Xlinx, Nios y Nios II de Altera, y los procesadores de cdigo abierto LatticeMicro32 y LatticeMicro8. Muchos FPGA modernos soportan la reconfiguracin parcial del sistema, permitiendo que una parte del diseo sea reprogramada, mientras las dems Partes siguen funcionando. Este es el principio de la idea de la computacin reconfigurable, o los sistemas reconfigurables. DISPOSITIVOS PAL PAL (Programmable Array Logic). Tambin llamados PLAs, son un tipo de PLDs en las que se pueden programar las uniones en la matriz de puertas AND, siendo fijas las uniones en la matriz de puertas OR (Figura 3.1.2). Los dispositivos con arquitectura PAL son los ms populares y los ms utilizados, razn sta por la que dedicamos el siguiente captulo, para analizarlos ms a fondo. FPLA (Field Programmable Logic Array). Es un PLD en el que se puede programar las uniones en ambas matrices (Figura 3.1.3). Son los dispositivos ms flexibles, pero resultan penalizados en tamao y en velocidad debido a los transistores adicionales en la matriz de puertas OR. Se utilizan fundamentalmente para

construir mquinas de estados. Para otras aplicaciones, las PAL resultan ms efectivas. Las PAL y las FPLA son sistemas combi nacionales incompletos porque teniendo n entradas, disponen de menos de 2n trminos producto. MEMORIA DE FERRITA Aunque hoy en da estn en desuso, la prctica totalidad de las memorias principales, desde mediados de la dcada de los 50, hasta los aos 70, se han construido con ferritas. Una muestra de su importancia es que es el escudo de las Facultades y Escuelas de Informtica se basa en un toro de ferrita. El punto de memoria es un toro o anillo de ferrita, que presenta dos direcciones de magnetizacin. Las primeras ferritas tenan un dimetro exterior de 0.3 cm y las ultimas de 0.05 cm. La conexin a los transductores se realiza mediante hilos de cobre barnizados, que pasan por el interior de las ferritas. La conexin se haca con 2, 3 4 hilos. Evidentemente el cocido con menos hilos era ms sencillo, pero complicaba los transductores. Las propiedades fundamentales de estas memorias son las siguientes: Memoria esttica con direccionamiento cableado, tipo RAM.

No voltil, pues, si se deja de alimentar, las polarizaciones de las ferritas se mantienen invariables. De lectura destructiva. La escritura exige un borrado previo, pues solamente se puede basar del 0 al 1. Solo se considera el tiempo de ciclo (lectura + escritura) pues los accesos siempre requieren un ciclo. La velocidad de los primeros prototipos era de 20s y se ha llegado a modelos de 275ns. La capacidad de estas memorias vara de unos pocos K a unos pocos Megas. Se construan con modelos de 4K. Valores tpicos de anchos de palabra han sido 8, 16, 32 y 36.