Está en la página 1de 47

INTRODUCCIN

A LA MICROELECTRONICA

AGENDA
Sistemas Anlogos-Digitales
Historia Electrnica Digital
Circuitos Integrados de Aplicaciones Especificas

(ASICs)
Dispositivos lgicos programables (PLD)

Sistemas Anlogos-Digitales

TEMPERATURA
MUNDO ANLOGO
REAL

VARIABLES
FISICAS

PRESIN
VELOCIDAD
ETC.

CONVERSIN
SISTEMA DIGITAL

TRATAMIENTO
VARIABLES
FISICAS

TEMPERATURA
PRESIN
VELOCIDAD
ETC.

nt

EL SISTEMA DEBE SER CUANTIFICADO Y CODIFICADO

EL DISEO DIGITAL PUEDE REALIZARSE: LGICA DISCRETA O LGICA PROGRAMADA

Sistemas Anlogos-Digitales
Sistema

electrnico:
transforma
(procesa) una informacin (entrada)
convirtindola en otra (salida) siendo
el soporte de esta informacin una
seal elctrica.
En los Circuitos Anlogos se trabaja
con seales de voltaje o corriente que
varan en el tiempo tomando
cualquier valor intermedio desde un
minino hasta un mximo.
En una seal digital tenemos entonces
cuatro elementos principales: nivel
alto, nivel bajo, flanco positivo o de
subida y flanco negativo o de bajada.

Sistemas Digitales-Anlogos
Ventajas tcnicas digitales

Facilidad de diseo (interconexin)


El almacenamiento de la informacin es sencillo
La precisin y la exactitud son mayores
Programabilidad. Las operaciones pueden ser programadas
Economa. Mayor capacidad de integracin
Fiabilidad. Los circuitos digitales se ven menos afectados por el ruido.
Transmisin de seales sin degradacin

Limitaciones tcnicas digitales

El mundo real es fundamentalmente analgico


Hay situaciones en las que utilizar tcnicas analgicas es ms
sencillo y econmico (amplificacin de seales)

Sistemas Digitales-Anlogos
Implementacin:

Historia Electrnica Digital


Los CI eran de funcin fja.

Finales de los AOS


60s
Inicia la era
del CI

Bajos niveles de integracin (SSI)


Diseados para satisfacer una gran
variedad de aplicaciones.
Ejemplo:
-La serie 74XX de la familia
TTL.
-La serie 4000 de la familia CMOS.
Algunos microprocesadores.

Historia Electrnica Digital


Aumentan los niveles de integracin

Finales de los AOS 70s


Y 80s
Se consolida la era del CI.

SSI ==> MSI ==> LSI ==> VLSI


Circuitos Integrados de Aplicaciones
Especificas (ASICs)
Estos ASICs son fabricados por
grandes compaas, con las
especificaciones
proporcionadas
por el usuario.
Surge el Microprocesador de usuario
final (4 y 8 bits). De propsito general.

Historia Electrnica Digital


Clasificacin C.I. digitales segn su
complejidad.
SSI (Small Scale Integration):
1-20 puertas
MSI (Medium Scale Integration):
20-200 puertas
LSI (Large Scale Integration):
200-200.000
puertas
VLSI (Very Large Scale
Integration):
>200.000 puertas

Generaciones de computadores:
Primera generacin. Vlvulas de vaco
(1945-55):
ENIAC
(Electronic
Numerical
Integrator and Computer). Primer
computador
electrnico.
18000
vlvulas, 70000 resistencias, 1kbit,
30Tm,
30mx2mx1m,170kW,
$500000

Segunda generacin: Transistores


discretos (1956-65)
Tercera generacin. SSI, MSI, LSI
chips (1966-78)
Siguientes generaciones. VLSI, ULSI...

Historia Electrnica Digital


Ley de Moore (1970). Incremento de la densidad de integracin.
El nmero de transistores en un chip se dobla cada ao
En la actualidad, la capacidad de las memorias digitales
(DRAM) se dobla cada 18 meses.

Historia Electrnica Digital


Implicaciones del incremento de la densidad de integracin:

Se pueden implementar funciones ms complejas en el mismo

rea de silicio
Velocidad: Un mismo circuito electrnico desarrollado en una
tecnologa ms miniaturizada incorpora directamente un
aumento de la velocidad de operacin (fCLK)
Fiabilidad: Nmero de interconexiones externas disminuye.
Reduccin de la tensin de alimentacin. Se debe limitar
campo elctrico en xido de puerta.

Historia Electrnica Digital


Evolucin de los
Microprocesadores

Dispositivos Logicos

Dispositivos Lgicos Programables (PLD)


Un PLD (Programmable Logic Device) es el nombre que usaremos para
designar los circuitos integrados digitales programables
Un PLD es un chip LSI / VLSI que contiene una estructura circuital regular y
flexible que el diseador lo configura para que realice la funcin digital
requerida, se configura programando el estado de interruptores

El diseo con PLDs seala las siguientes ventajas en relacin a la lgica cab

Economa.
Menos espacio en los impresos.
Se mantiene la reserva del diseo.
Se requiere tener menos inventarios
que con circuitos estndar SSI, MSI.
Menos alambrado.

Dispositivos Lgicos Programables (PLD)


Clasificacin:
Basados en la estructura PAL: SPLD CPLD
Matriz de bloques lgicos formados por MUX o LUT: FPGA

Dispositivos Lgicos Programables (PLD)


La PROM est formada por un conjunto fijo (no programable)
de puertas AND conectadas como decodificador y una matriz
programable OR. La PROM se utiliza como una memoria
direccionable y no como un dispositivo lgico.

Dispositivos Lgicos Programables (PLD)


El PLA (PLA, Programmable Logic Array) es un PLD formado por una
matriz AND programable y una matriz OR programable. La PLA ha sido
desarrollada para superar algunas de las limitaciones de las memorias
PROM.

Dispositivos Lgicos Programables (PLD)


La PAL (Programmable Array Logic) es un PLD que se ha desarrollado

para superar ciertas desventajas de la PLA, tales como los largos retardos
debidos a los fusibles adicionales que resultan de la utilizacin de dos
matrices programables y la mayor complejidad del circuito. La PAL bsica
est formada por una matriz AND programable y una matriz OR fija con la
lgica de salida

Dispositivos Lgicos Programables (PLD)


Matriz AND
La matriz AND est formada
por una red de compuertas
AND conectadas a travs
conductores y fusibles en
cada punto de interseccin.
Cada punto de interseccin
entre una fila y una columna
se denomina celda.

Dispositivos Lgicos Programables (PLD)


Arreglo AND programado.

Dispositivos Lgicos Programables (PLD)


Matriz OR

Dispositivos Lgicos Programables (PLD)


Arreglo OR Programado.

Dispositivos Lgicos Programables (PLD)


La GAL (GAL, Generic Array Logic) se forma con una matriz AND
reprogramable y una matriz OR fija , con una salida lgica programable.

Las dos principales diferencias entre los dispositivos GAL y PAL son:
a) la GAL es reprogramable.
b) la GAL tiene configuraciones de salida programables. La GAL se puede
programar una y otra vez, ya que usa tecnologa ECMOS (Electrically
Erasable CMOS, CMOS borrable elctricamente).

Dispositivos Lgicos Programables (PLD)


ESTRUCTURA BASICA DE UNA GAL:
La matriz reprogramable es esencialmente una red de conductores ordenados en
filas y columnas, con una celda CMOS elctricamente borrable (E2CMOS) en cada
punto de interseccin, en lugar de un fusible como en el caso de las PAL.

Dispositivos Lgicos Programables (PLD)


ESTRUCTURA BASICA DE UNA GAL
PROGRAMADA:

Se diferencian en el tamao de la matriz, en el tipo de OLMC (Las macroceldas Lgicas


de Salida que contienen circuitos lgicos programables que se pueden configurar como
entrada o salida combinacional y secuencial) y en los parmetros de funcionamiento,
tales como velocidad y disipacin de potencia.

SPLD (Simple PLD).

CPLD (Complex PLD)


Un aumento en N de las entradas y
salidas en SPLD:
Aumento
N**
de
las
interconexiones
(tiempo
de
propagacin aumenta)
Poco eficiente en rea del chip
Arquitectura CPLD:
CLB. Bloque Lgico
Similar a un SPLD
Contiene varias macroceldas
PIM. Matriz de Interconexiones
Programables
Unen las seales entre los
diferentes CLB
IOB. Bloque de entrada/salida
Interfaz entre el dispositivo y el
mundo exterior

CPLD (Complex PLD)

Bloque lgico genrico de una CPLD

Esquema OLM

Matriz de interconexiones programables


basada en elementos de memoria

Diagrama de bloques de la familia XC9500


de Xilinx

Familia XC9500 de Xilinx

FPGA (Field Programmable Gate Array)

Arquitectura
Matriz de Bloques Lgicos (CLB)
Recursos de interconexin
Conjunto de segmentos de
cable de longitud variable que
se pueden interconectar va
interruptores programables
elctricamente
Bloques de E/S (IOB) en la periferia

FPGA (Field Programmable Gate Array)


CLB de Spartan-XL

FPGA (Field Programmable Gate Array)


CLB de Spartan-XL

2 LUT de 4 entradas y 1 de 3 entradas.


Generadores de funciones
Memoria distribuida
2 bloques 161
1 bloque 162
1 bloque 321

2 biestables
Configurables como FF o latch.
Polaridad de reloj independiente.
Set/reset sncrono y asncrono.

FPGA (Field Programmable Gate Array)


CLB basado en LUTs y multiplexores
La tabla de verdad de una funcin lgica de K-entradas se almacena en una
SRAM 2K x 1. Las lneas de direcciones de la SRAM son las entradas.
Una LUT de K entradas puede implementar cualquier funcin lgica de K
entradas.
El nmero de celdas de memoria (2K) aumenta exponencialmente con K y se
hace inaceptable para ms de 5 entradas.

FPGA (Field Programmable Gate Array)


Ejemplo de implementacin de una funcin lgica de tres entradas en
una LUT
de 8x1

FPGA (Field Programmable Gate Array)


Conexiones internas en la FPGA
1. Conexiones
directas
2. Conexiones de
propsito
general
3. Lineas largas

FPGA (Field Programmable Gate Array)


Conexiones internas en la FPGA
(3)

Esquema de bloques de la arquitectura


interna de una CPLD y una FPGA

SPLD - CPLD - FPGA

Metodologa de diseo con SPLDs

METODOLOGIAS DE DISEO

Se fundamenta en las herramientas CAD en el proceso de diseo,


busca reducir costes, tiempo y riesgos en el desarrollo, a la vez que
se garantizan las prestaciones del producto final.

METODOLOGIAS DE DISEO

Basadas en esquema
Basadas en (HDL)

DISEO BUTTOM-UP

DISEO TOP-DOWN

También podría gustarte