Profesor. Ing.

Ricardo Francisco José Hernández Hernández

Asignatura: Sistemas digitales 2

Título de la práctica. Resumen PLD

Nombre: Jesús Ángel Soria
FECHA:

septiembre de 2012

generic array logic) es una denominación que utilizaba originalmente lattice Semiconductor y que más tarde se licenció a otros fabricantes. cuyas salidas son conectadas al arreglo OR y de esta manera obtener una función lógica en forma de suma de productos. Esta estructura permite implementar cualquier función lógica como suma de productos con un numero de términos definido. En los PLDs no reprogramables la síntesis de las ecuaciones lógicas se realiza mediante quema de fusibles en cada punto de intersección de los pines de entrada con las compuertas. El tipo más sencillo de matriz programable. o PLD (programmable logic device). que data de los años 60. Mediante una matriz de conexiones se seleccionan cuales entradas serán conectadas al arreglo and. a una compuerta AND para generar cualquier operación producto que se desee. El dispositivo programable más simple es el PAL (programmable array logic). Una matriz de conexiones es una red de conductores distribuidos en filas y columnas con un fusible en cada punto de intersección. Las celdasse pueden borrar y reprogramar eléctricamente. además. Un dispositivo lógico programable. Con estos recursos se implementan las funciones lógicas deseadas mediante un software especial y un programador. una matriz OR fija y una lógica de salida programable mediante una macrocelda. el fusible se reemplaza por una celda CMOS eléctricamente borrable (EECMOS). El circuito interno de un pal consiste en un arreglo. es un dispositivo cuyas características pueden ser modificadas y almacenadas mediante programación. era una matriz de diodos con un fusible en cada punto de intersección de la misma. y una matriz de compuertas OR y algunos. o matriz. Un gal en su forma básica es un PLD con una matriz and reprogramable. de compuertas and y un arreglo de compuertas OR. y una celda desactivada desconecta la intersección. El principio de síntesis de cualquier dispositivo lógico programable se basa en el hecho de que cualquier función booleana puede ser expresada como una suma de productos. El arreglo and es programable mientras que el OR generalmente es fijo.Dispositivos Lógicos Programables. Mediante la programación se activa o desactiva cada celda EECMOS y se puede aplicar cualquier combinación de variables de entrada. o sus complementos. Una celda activada conecta su correspondiente intersección de fila y columna. Matriz genérica programable Una matriz genérica programable (gal. con registros. una matriz de compuertas and. La mayoría de los PLDs están formados por una matriz de conexiones. Las matrices pueden ser fijas o programables. A continuación se muestran la estructura . En el caso de un GAL es básicamente la misma idea pero en vez de estar formada por una red de conductores ordenados en filas y columnas en las que en cada punto de intersección hay un fusible.

y velocidad muy elevada. TIPOS DE PLD´S. haciéndolos más costosos que los de la segunda clase. mientras que la mayoría de los del tipo CMOS son reprogramables por el usuario y permiten una fácil verificación. No necesitan ruteados (direccionamiento). Como ejemplo se pueden enunciar las series MAX 5000 y MAX 7000 (ALTERA). Los PLDs bipolares sólo se pueden programar una vez. también dependerá del tipo de tecnología que se use. las PAL resultan más efectivas. por lo cual deben tener ventanas de cuarzo y deben ir encapsulados en cerámica. los cuales se caracterizan por tener retardos predecibles. Estos últimos son borrables eléctricamente y tienen encapsulado de plástico. se tienen aquellos que utilizan tecnología bipolar TTL o ECL y los de tecnología CMOS. pero resultan penalizados en tamaño y en velocidad debido a los transistores adicionales en la matriz de puertas OR. Las PAL y las FPLA son sistemas combinacionales incompletos porque teniendo n entradas. FPLA FIELD PROGRAMMABLE LOGIC ARRAY. Un PLA es un bloque funcional que se utiliza para implementar multifunciones . Se utilizan fundamentalmente para construir máquinas de estados. de 32 a 216 macro células. y los consumos típicos oscilan alrededor de 100-200 mA. Son los dispositivos más flexibles. los cuales están conectados por una matriz programable PLA. Los de la primera tecnología son más rápidos y consumen más que los CMOS. Estas últimas tienen de 44 a 208 patillas.típica de un GAL y la macrocelda de salida del GAL22V10. los EEPLD. (Logic array block) cada uno con 16 macro células. De acuerdo a la forma en que pueden ser borrados. esto para un chip de 20-24 patillas. En el mercado existen unos PLDs que se denominan complejos. Tienen únicamente tres términos producto. Dentro de las PLDs CMOS se tienen dos clases: Los EPLD que son borrables por radiación ultravioleta. ESTRUCTURA BÁSICA DE UN PLA. De acuerdo a su estructura estos dispositivos se clasifican en: PLA PAL GAL De acuerdo a la tecnología mediante la cual se fabrican. pero permiten obtener más. Para otras aplicaciones. Es un PLD en el que se pueden programar las uniones en ambas matrices (véase Figura). tienen módulos lógicos LAB. disponen de menos de 2n términos producto. la velocidad de propagación es menor de los 7nSeg.

pero un conjunto de puertas OR que suman grupos de productos. La realización física de un PLA se lleva a cabo mediante la conexión de cada una de las celdas que pertenecen a las regiones anteriores (buffers de entrada. que actúan como resistencia de carga. ESTRUCTURA GENERAL DE LOS DISPOSITIVOS PAL. por lo que los productos son tomados directamente hacia las salidas. Los dispositivos PAL son PLAs con o sin array OR. plano AND. a su vez. En algunos casos. Ambos tipos de señales (xi y xi) penetran verticalmente en el plano AND y generan los términos producto pi. K. transistores de pull-up del plano OR y buffers de salida). transistores de pull-up del plano AND. xm). . siendo estos apropiados para diseños síncronos. DESCRIPCIÓN DE SU ESTRUCTURA. ESTRUCTURA BASICA DE UNA PLA. Además de las zonas mencionadas. Estos son particularmente útiles para la decodificación de direcciones. o los Field Programmable Gate Arrays (FPGAS) son PALs como los PLDs combinacionales. atravesando previamente la zona de conexión. Ambos planos están separados entre sí por una pequeña zona divisoria denominada zona de conexión. Todos estos dispositivos tienen un reloj externo común. que generalmente no tienen array OR. Un PLA está constituido básicamente por dos submatrices o planos denominados plano AND y OR. a través de los cuales se alimentan las líneas de los términos producto y las líneas de salida del PLA respectivamente. El resto hace referencia a otros factores externos ajenos a la lógica propiamente dicha. De todas estas celdas. conexión AND-OR. respectivamente. existen otras dos regiones especiales. por ejemplo. Lasseñales de entrada del PLA (x1. de dos zonas externas denominadas buffers o separadores de entrada y de salida. xm) llegan a los buffers de entrada del plano AND y producen las señales invertidas (x1. K. Estos últimos discurren horizontalmente por ambos planos. plano OR. Estas regiones están constituidas por transistores del "pull-up". Los decodificadores. Una de ellas está situada a la izquierda del plano AND y la otra en la parte superior del plano OR. Tanto el plano AND como el plano OR disponen. cuando se aplican técnicas de optimización en las que se modifica el número de entradas y/o salidas (técnicas de partición). estos factoreshan de ser tenidos en cuenta si se quiere hacer una estimación realista del área final ocupada por el PLA.booleanas. y producen finalmente las salidas del PLA mediante la realización de sumas lógicas entre los términos producto anteriores. Esto ocurre. Existe una gran relación entre su estructura interna y el conjunto de funciones que realiza. sólo las de los planos AND y OR están relacionadas con las funciones lógicas que definen el circuito.

Así. fi(x1. Siendo capaz de generar señales de reloj registradas que internamente incrementan la flexibilidadde un dispositivo PAL registrado. K. mientras que un 1 en la j-ésima columna e i-ésima fila del plano OR indica que el término producto i es un término de la salida jm. El primer PAL genérico fue el 22V10. Esta nueva matriz se define a partir de la matriz de cobertura del modo siguiente: Es decir. se requiere un gran número de arquitecturas PAL. Cada uno de los dispositivos genéricos es capaz de emular un número de dispositivos de arquitectura fija en suma para ser adaptables en una única arquitectura. Por elemento vacío se entiende aquella posición delPLA en la que no existen conexiones. de configuración variable. pues. xm)). Para acabar con este problema. Igualmente ocurre con los 3os en las columnas restantes del plano OR o submatríz de salidas. y para su uso también en circuitos sin reloj. un 1 en la j-ésima columna e i-ésima fila del plano AND indica que la columna j es un factor del término producto i. De la definición anterior se deduce que todos los 2os de la matriz C representan elementos vacíos en las m primeras columnas pertenecientes al plano AND o submatriz de entradas. o macro células.CÉLULAS DE SALIDA PROGRAMABLES Y ARQUITECTURAS GENÉRICAS. f3 = x1 se representa mediante la matriz de cobertura de la Tabla. La representación de un PLA mediante su matriz de personalidad respectiva nos ayudará a resolver los problemas planteados en la optimización lógica y topológica de PLAs. Aquí hay dispositivos con células de salida. . En muchos casos conviene utilizar otra representación matricial más simple del PLA denominada matriz de personalidad. por ejemplo la multifunción f1 = x3x6 + x1x6. Supongamos también que es necesario desarrollar n productos lógicos distintos con las variables dependientes xi para expresar todas y cada una de las funciones fi mediante sumas de productos. f2 = x2x4 + x1x5 + x6. permitiendo su uso en sistemas con varios relojes. Sea. Para servir al mayor número posible de aplicaciones. REPRESENTACIÓN MATRICIAL. una multifunción F formada por s funciones simples fi cada una de ellas dependiente de m variables distintas (F = Y. Los PLA’s sirven para representar multifunciones booleanas expresadas mediante dos niveles de puertas. han sido concebidas las PALs con arquitectura genérica.

en la actualidad existen dos familias de PAL CMOS que utilizan las mismas tecnologías que las memorias UVPROM o EEPROM.pdfMAN_PLD. Evidentemente. estas limitaciones se minimizan cuando se fabrica un producto en serie. La duración de retención de la información es. Si en un principio. no está prevista ninguna posibilidad de borrado y las únicas modificaciones que se pueden efectuar sobre una PAL ya programada consisten en destruir un fusible que no lo estuviera. Bibliografía http://proton. Tambiénllamados PLAs. la diferencia no resulta demasiado significativa. estas PAL CMOS son programables y borrables eléctricamente o por exposición a los ultravioletas. la PAL CMOS más rápida actualmente de AMD está especificada en 15 ns de tiempo de propagación mientras que la más rápida de las pal bipolares baja hasta 705 ns. Como para las memorias. por tanto de fusibles. esto solo se aprecia en determinadas aplicaciones muy criticas. por tanto. las PAL bipolares son aún claramente menos caras que sus equivalentes CMOS. efectivamente. sólo son programables una vez. esta utilización de la tecnología CMOS no se hace en detrimento de la velocidad y. Por importantes que puedan ser. todas las PAL eran bipolares porque utilizaban la misma tecnología que las PROM de fusibles. PAL BIPOLARES Y PAL CMOS. las PAL bipolares no pueden ser verificadas al 100% en cuanto a su programabilidad y. por tanto. si bien las PAL bipolares llegan a ser un poco más rápidas que las PAL CMOS. Los dispositivos con arquitectura PAL son los más populares y los más utilizados. Por esta razón. se encuentran las mismas distinciones que en las memorias. los fabricantes descambian gratuitamente los circuitos que no sean correctamente programables. son un tipo de PLDs en las que se pueden programar las uniones en la matriz de puertas AND. Para una memoria. Además.PAL (Programmable Array Logic). para analizarlos más a fondo.ucting. siendo fijas las uniones en la matriz de puertas OR. razón ésta por la que dedicamos el siguiente capítulo. téngase en cuenta que una simple puerta NAND en tecnología TTL LS tiene un tiempo de propagación de 10 ns y la tecnología bipolar es mucho más sencilla que la de una PAL. Las PAL bipolares.pdf .mx/tutorial/MAN_PLD/MAN_PLD. puesto que hay ruptura física de una conexión. y nada más. pero a estos niveles de velocidad. el contenido de la PAL es perfectamente retenido y no tener posibilidad de reprogramación no es inconveniente. En este caso. Considerandoestas diferencias tecnológicas. ilimitada en el tiempo mientras la programación haya sido realizada con un aparato reconocido por el fabricante de las PAL. Así. Como en las PROM bipolares. en el momento de escribir estas líneas.udg. Esta es una relación de uno a dos.

Sign up to vote on this title
UsefulNot useful