1

Sistemas Digitales: Sumador, Comparador y Paridad

Sebastián Duarte Torres

Juan David Ramírez Moreno
Juan David Ospina Cárdenas

Universidad Escuela Colombiana de Ingenieria

Su símbolo es:
Resumen Los estudiantes de electrónica afianzan
conceptos de equivalencia entre circuitos y reducción de estos.
Análisis de problemas comunes y proposición de soluciones por
medio de los sistemas digitales. Además, entienden y Cuya función lógica es
argumentan los resultados naturales obtenidos por medio de 𝐹 =𝐴∗ 𝐵
prácticas y simulaciones de compuertas lógicas AND, NAND,
NOT, OR, NOR y XOR.
Como se observa, A y B son entradas que alimentan las
Índice de Términos— electrónica, lógica digital compuertas terminadas y S es la salida lógica. Si se sigue una idea central,
lógicas, reducción de circuitos. se aprecia que la Salida va a ser verdadero (1) si y solo si A y B
son ambas entradas verdaderas, de lo contrario la salida es falsa
(0), haciendo uso real de la función booleana.
I. INTRODUCCIÓN Y OBJETIVOS ESPECÍFICOS
. La compuerta OR, una compuerta esencial, es referente al
Introducción: este documento tiene la intención de presentar funcionamiento de las compuertas XOR y XNOR. La
el análisis de problemas de abstracción de los circuitos compuerta realiza una función de suma lógica con las entradas,
identificados como bloques para asi presentar operaciones es decir, S = A + B. La salida es verdadera siempre que una de
básicas de suma, comparaciones de mayor, menor e igualdad, las entradas, o ambas, sean verdaderas (1), en caso opuesto la
también detección de paridades. salida será falsa (0).
Objetivos Específicos Su tabla de verdad es como sigue:
1. Implemente utilizando compuertas lógicas Entradas Salida
convenciones, (NOT, AND, OR, XOR, etc.), un
A B S
sumador completo y un detector de paridad.
0 0 0
0 1 1
Marco teórico 1 0 1
1 1 1
Tabla 2. Tabla de verdad OR
Los circuitos combinacionales están formados por seis puertas
lógicas básicas, algunas ya mencionadas previamente, cada Su símbolo es:
una con sus respectivas tablas de verdad:

La compuerta AND realiza la función booleana de producto

lógico o la operación punto. Su tabla de verdad es como sigue:
Cuya función lógica es
Entradas Salida 𝐹 = 𝐴+𝐵
A B S
0 0 0 La compuerta NOT realza una operación de inversión lógica
0 1 0 sobre una única entrada, es decir, únicamente tiene dos
1 0 0 posibilidades. Hay un solo terminal, si la entrada es 1, la salida
1 1 1 es 0 y si la entrada es 0, la salida es 1.
Tabla 1. Tabla de verdad AND
 2

Entrada Salida estado activo “1”.

A A-
0 1 Entradas Salida
1 0 A B S
Tabla 3. Tabla de verdad NOT 0 0 0
0 1 1
Su símbolo es: 1 0 1
1 1 0
Tabla 6. Tabla de verdad XOR

Cuya función lógica es Su símbolo es:

𝐹 = 𝐴̅

La compuerta NAND funciona de manera similar a una

compuerta AND negada o inversa o NOT-AND, es una Cuya función lógica es
combinación de las compuertas AND y NOT. Al tener sus 𝐹 = 𝐴 (+) 𝐵
entradas activas (1) la salida se encuentra inactiva (0), otra
variación con respecto a las entradas mantendrá su salida en Los circuitos lógicos tienen una propiedad muy interesante y
estado activo verdadero. con muchas aplicaciones, su integralidad en procesos, es decir,
que se pueden diseñar y construir circuitos que hagan ciertas
Entradas Salida tareas y luego unir dicho uso en uno con mayor complejidad.
A B S
0 0 1 Algunos de estos son:
0 1 1 Semisumador
1 0 1 Sumador Completo
1 1 0 Comparador
Tabla 4. Tabla de verad NAND Detector de paridad

Los sumadores son elementos de gran utilidad tanto en los

sistemas de computación, como en el resto de la vida común y
la compresión de su funcionamiento es fundamental en el
Cuya función lógica es
estudio de los sistemas digitales.
𝐹 =𝐴∗𝐵
Es así como se explicarán los cuatro aspectos fundamentales de
los sumadores.
La compuerta NOR se considera una combinación de las
compuertas OR y NOT, es decir, la compuesta de OR. En el El semisumador es el circuito basico que realixa la operación
caso que las entradas sean “0” su salida estará en un estado de suma de forma binaria, esta admite en su entrada dos dígitos
verdadero “1”, sin embargo, si ambas son 1, su salida es “0”. binarios y en su salida produce dos dígitos binarios, un bit de
suma y un bit de carry.
Entradas Salida
A B S
0 0 1
0 1 0
1 0 0
1 1 0
Tabla 5. Tabla de verdad NOR

Su símbolo es: Figura 1. Fundamento del semisumador.

Cuya función lógica es Su table de verdad se compone de la siguiente manera:

𝐹 = 𝐴+𝐵 A B Carry Suma
0 0 0 0
0 1 0 1
La compuerta XOR se conoce como OR exclusiva, es una suma 1 0 0 1
binaria y el resultado obtenido será la salida. En el caso que las 1 1 1 0
entradas tengan estados opuestos o diferentes, su salida será un
 3

Nótese que el Carry tiene función de la compuerta lógica
AND entre las entradas A y B , mientras que la operación de
suma puede ser expresada por un XOR (OR-exclusiva) de las
entradas A y B.
El sumador completo, a diferencia del semisumador,
contempla la posibilidad de un bit de acarreo en la entrada o
carry de entrada (Cin), por lo tanto, en la entrada tiene dos bits
y el bit de acarreo.
Un circuito digital comparador realiza la comparación de dos
A y B, entradas de ciertos bits, como un numero entero sin
signo e indica si son iguales, mayoro meno entre las entradas.
Solo una de las salidas estará en 1 y las demás estarán en 0,
dependiendo de los valores de las entradas.
𝐴 = 𝐵; 𝐴 > 𝐵; 𝐴 < 𝐵
Para diseñar este circuito se va a requerir un conocimiento
intermedio del álgebra y la simplificación booleanas, uso de
tablas de verdad, lógica y diseño de circuitos lógicos.

Para el caso de un comparador de un (1) bit la tabla de verdad

se logra representar de la siguiente manera:

A B A<B A=B A>B

0 0 0 1 0
0 1 1 0 0
1 0 0 0 1
Se logra representar en la siguiente tabla de verdad: 1 1 0 1 0

A B Cin Cout SUMA Los circuitos electrónicos digitales se basan en la transmisión

0 0 0 0 0 y el procesamiento de información, lo que hace necesario
0 0 1 0 1 verificar que la información recibida es igual a la emitida; no
0 1 0 0 1 suelen producirse errores, por lo que cuando ocurren en la
0 1 1 1 0 mayoría de los casos el error en la transmisión se produce en
1 0 0 0 1 un único bit.
1 0 1 1 0 El método más sencillo y eficaz de comprobación de la
1 1 0 1 0 transmisión de datos consiste en añadir a la información
1 1 1 1 1 transmitida un bit más, con la misión de que el número de 1
transmitidos en total sea par (paridad par), o impar (paridad
Ahora bien, los sumadores poseen la posibilidad de conectarse impar).
de manera paralela para lograr obtener mayor capacidad de
bits, usando dos o mas sumadores completos dependiendo de El bit de paridad será un 0 si el número total de 1 a transmitir
la cantidad de bits requeridos. Para esta conexión se requiere es par. La suma de los bits que son unos, contando datos y bit
que el primer acarreo sea el acarreo cero (Co) y se coloca en el de paridad dará siempre como resultado un número par de
sumador de la derecha, los demás en acarreo de salida del uno unos.
corresponde al acarreo de entrada del siguiente y en el último El bit de paridad será un 1 si el número total de 1 es impar, el
estará el acarreo final o acarreo de salida, a esto se le número de unos (datos + paridad) siempre debe ser impar.
llama acarreo serie, pero también se puede usar el acarreo
anticipado. En el caso de dos bits, sería como se muestra en la tabla de
verdad:
La siguiente imagen representa el sumador completo, usando
semisumadores: A B Par Impar
0 0 0 1
0 1 1 0
1 0 1 0
1 1 0 1

II. ANÁLISIS Y DISCUSIÓN DE RESULTADOS

A. Sumador Completo entre 4 bits:
Siguiendo los conceptos de semisumadores y la conexión de
los mismo de forma paralela se obtienen para cuatro (4) bits:
 4

B. Comparador de un bit:

Figura 3. Comparador de un bit

Donde su tabla de verdad es:

A B A>B A=B A<B

0 0 0 1 0
1 0 1 0 0
0 1 0 0 1
1 1 0 1 0

Algunas de las pruebas en Tinkercad:

Mayor:

Figura 2. Sumador completo de 4 bits.

Para efectos de la práctica, se realiza el montaje en una

protoboard, usando las compuertas AND, OR y XOR.
Igual:

Menor:
Tabla de verdad del sumador de 4 bits

Cn-1 An Bn Carry Suma

0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
C. Detector de paridad entre dos números de 4 bits:
1 1 1 1 1
 5

Posteriormente a realiza la práctica, se llegó a las siguientes

conclusiones por parte de los estudiantes:
Figura 4. Detector de paridad de 4 bits.
 Dada una tabla de verdad, es posible realizar
Algunas de las situaciones de la tabla de verdad: Minterminos y/o Maxterminos con objeto de obtener
la función lógica de una salida, es pertinente
considerar reducir dicha función por medio de Algebra
Booleana.
 En un detector de paridad, con fin de comprobar que
el paquete sea recibido correctamente, se contienen la
cantidad de 1s en una señal, para establecer si es par o
impar. Resalta la utilidad de los circuitos lógicos en
aplicaciones que requieren la detección de errores o la
validación de la integridad de datos.
 En orden para ampliar el número de bits para un
sistema, en este caso el sumador de 4 bits, se requiere
de la comprensión de la lógica digital y analizar la
forma de conectarlos, en serie o en paralelo, y evaluar
la necesidad de un bit como carry out o carry in.
 Se destaca el uso de la compuerta XOR para optimizar
y reducir sistemas digitales como el sumador y
comparador, pues su función es 𝐴(+)𝐵 = 𝐴𝐵 + 𝐴̅𝐵 .

REFERENCIAS
[1] Oscar. “Lógica Digital”. Código Electrónica. [En línea].
Disponible: http://codigoelectronica.com/blog/logica-
digital

[2] Paguayo. “Lógica Digital”. MCI Capacitación. [En línea].

Disponible: https://cursos.mcielectronics.cl/2022/08/05/lo
gica-digital/

[3] UNAM. (s.f.). Mapas de Karnaugh. Unidad de Apoyo

para el
Aprendizaje. https://suayed.cuautitlan.unam.mx/uapas/08
_Mapas_Karnaugh/

[4] Electropreguntas. “Circuitos Lógicos Combinatorios:

Conceptos Básicos.” Electropreguntas.com. [En línea].
Disponible: https://electropreguntas.com/circuitos-
logicos-combinatorios-conceptos-basicos/
 6

[5] Electrónica Online. “Circuitos Lógicos

Combinacionales”. Electrónica Online. [En línea].
Disponible: https://electronicaonline.net/electronica-
digital/circuitos-logicos-combinacionales/