Prof.

Ricardo Villegas

Lógica Digital (SA6E01-SA6T01)

Contenido programático
Introducción
Sistemas analógicos y digitales. Ventajas y desventajas
Características y componentes de un sistema digital
Estados binarios y representación con dispositivos
Unidad I. Sistemas de numeración
Sistemas decimal, binario, octal y hexadecimal
Reglas de conteo
Representación polinómica
Conversiones entre sistemas
Operaciones aritméticas
Complementos y representación de números negativos
Códigos binarios. BCD, Gray y ASCII
Representación de números flotantes
Unidad II. Algebra de Boole. Funciones lógicas
Postulados y teoremas del algebra de Boole
Funciones lógicas fundamentales
Representación de funciones lógicas
Expansión de términos
Simplificación de funciones lógicas
Diseño con compuertas funcionalmente completas
Unidad III. Diseño de circuitos combinacionales
Circuitos aritméticos
Comparadores de magnitud
Conversor BCD/7 segmentos
Codificadores y decodificadores
Multiplexores y demultiplexores
Introducción a VHDL
Unidad IV. Diseño de circuitos secuenciales
Sistemas secuenciales
Biestables asíncronos y síncronos
Modelos de máquinas secuenciales. Máquinas de Moore y Mealy
Representaciones de sistemas secuenciales
Diseño y problemas de aplicación
Contadores y registros con desplazamiento
Unidad V. Memorias
Elementos de memoria
Direccionamiento y estructura de una memoria
Tipos de memoria
Expansión de memoria por bits y por palabras
 Prof. Ricardo Villegas

Lógica Digital (SA6E01-SA6T01) - Sección 41/71

Lunes 8:00 – Martes 13:00 hrs
Cronograma estimado

Sesión Fecha Contenido

Leyenda
1
23-oct-23
2 Introducción / Tema 1 Inicio Laboratorio
3 (3 1/2)
30-oct-23
4
5
06-nov-23 Sesión con Evaluación
6
Complementaria
7 Tema 2 (4 1/2)
13-nov-23
8
9
20-nov-23 Evaluación Recuperativa
10
Tema 3 (6 1/2)
11
27-nov-23
12 Parcial 1
13 Día feriado
04-dic-23
14
15 Tema 3 (6 1/2)
11-dic-23
16
17
15-ene-24
18
Tema 4 (8)
19
22-ene-24
20 Parcial 2
21
29-ene-24
22
Tema 4 (8)
23
05-feb-24
24
25
12-feb-24 Feriado
26
27
19-feb-24 Tema 4 (8)
28
29 Tema 5 (2)
26-feb-24
30 Parcial 3
31 Tema 5 (2)
04-mar-24
32

11-mar-24
Recuperativo
15-mar-24
 Prof. Ricardo Villegas

Plan de evaluación
Evaluaciones parciales
Exámenes de corte + 1 evaluación recuperativa opcional (*)
3 evaluaciones: 55%
Evaluación 1 (Und. II-II) 15%
Evaluación 2 (Und. III) 20%
Evaluación 3 (Und. IV
IV-V) 20%
Evaluaciones complementarias (**) 10% (Promedio)
Laboratorio 30%
Asistencia 5%

Definitiva 100%

(*) La evaluación opcional se utilizará para recuperar alguna evaluación perdida en forma justificada;
la factibilidad y contenido de esta evaluación quedará a discreción del Profesor
(**) Las evaluaciones complementarias comprenden pruebas cortas, talleres y/o trabajos escritos.

Condiciones de aprobación:
Aprobar al menos un examen parcial.

Si no se aprueba al menos un parcial, la nota definitiva se toma como el promedio
de los exámenes parciales
Aprobar el Laboratorio
Calificación de acumulada de Teoría (sobre el 70%) >= 6.65 pts.
Calificación definitiva >= 10 pts.

Condiciones para aprobar el Laboratorio:

No reprobar más de 1 práctica.
Otros criterios establecidos en el Laboratorio

Condiciones
ondiciones para tener opción al Recuperativo:
Aprobar el Laboratorio
Calificación definitiva >=5 pts.

Bibliografía
Wakerly, J., “Diseño Digital. Principios y Prácticas”, Ed. Prentice Hall
Floyd, T.L., “Fundamentos de Sistemas Digitales”, Ed. Prentice Hall
Tocci, R., “Sistemas Digitales”, Ed. Prentice Hall
Morris Mano, “Diseño Digital”, Ed. Prentice Hall
Angulo J., García J., “Sistemas Digitales y Tecnologías de Computadores”, Ed. Thomson-
Thomson
Paraninfo
Marcovitz, A., “Diseño Digial”, Ed. McGraw Hill
Katz, R., “Contemporary Logic Design”, Ed. Benjamin-Cummings
Guías de Lógica Digital. Publicaciones UC
García, J.,., “Problemas Resueltos de Electrónica Digital”, Ed. Thomson