Está en la página 1de 3

Guía de Práctica 1

ASIGNATURA RESPONSABLE FECHA DE PRÁCTICA DURACIÓN PRÁCTICA


Sistemas Digitales Ing. Alex Llerena 09/11/2022 1-HORAS
y
Microcontroladores

LABORATORIO O TALLER GUIA NOMBRE DE LA PRÁCTICA


PRÁCTICA N°
UIDE-Autotrónica
01 Estados Lógicos

1.
OBJETIVO GENERAL

• Comprobar los estados lógicos de la salida de circuitos con transistores

2. OBJETIVOS ESPECÍFICOS

• Configurar los transistores para su funcionamiento en zona de corte y saturación.

• Visualizar mediante leds la variación de estados lógicos de salida en función del estado lógico de
la señal de entrada.

3. RECURSOS

EQUIPOS MATERIALES INSUMOS


• Fuente de alimentación 5V • Protoboard • 2 transistores 2n2222
• Cables
• 1 led

4. DESARROLLO DE LA PRÁCTICA

La implementación de las compuertas lógicas basadas en transistores, se basa en la operación de los transistores en la región
de corte y de saturación, estas regiones de operación le permiten al transistor.

• en la región de corte eliminar el flujo de corriente a través del transistor


• en la región de saturación que fluya la corriente por el transistor.

Estos 2 puntos de operación le permiten al transistor comportase como un interruptor abierto o cerrado.
1. Implementación de la compuerta
NOT

Realizar las conexiones en el protoboard


con los transistores 2n2222 según el
esquema mostrado.

De este circuito básico se puede aprecia


que en caso de aplicar a la entrada 5 volts
(1 lógico) el transistor se cierra, teniendo a
la salida 0 volts (cero lógico), en caso de
aplicar a en la entrada un 0 volts (0 lógico),
el transistor entra en la región de corte. Este
funcionamiento corresponde a la compuerta
NOT; siendo la más fácil de implementar.

NOT
VInA VOut
0V
5V

2. Implementación de la compuerta
OR

Realizar las conexiones en el protoboard


con los transistores 2n2222 según el
esquema mostrado.

OR
VInA VInB VOut
0V 0V
0V 5V
5V 0V
5V 5V
3. Implementación de la compuerta
AND

Realizar las conexiones en el protoboard


con los transistores 2n2222 según el
esquema mostrado.

AND
VInA VInB VOut
0V 0V
0V 5V
5V 0V
5V 5V
CONTROL DE DOCUMENTO
Elaborado por Revisado por: Aprobado por:

Alex Llerena; MSc Edgar Vera; MSc

Cargo: DOCENTE Cargo: COORDINADOR DE Cargo: DIRECTOR ADMINISTRATIVO


TALLERES Y ABORATORIOS
Firma: Firma: Firma:

Fecha: 07.11.2022 Fecha: 07.11.2022 Fecha: 07.11.2022

También podría gustarte