CIUDADELA EDUCATIVA DEL MAGDALENA MEDIO

PLAN DE APOYO PARA NIVELACIONES

AÑO LECTIVO 2023
el Sistema Institucional de En cumplimiento de la Directiva Ministerial Nº 29 y en concordancia
con el Decreto 1290/2009 y Evaluación de la I. E. CIUDADELA EDUCATIVA DEL MAGDALENA
MEDIO, por haber obtenido, como valoración final, Desempeño Bajo en la asignatura.

OBJETIVO: Ejercitar al estudiante en la Autonomía, la Trascendencia y la Responsabilidad para que, mediante

estas prácticas, aborde el proceso de Nivelación, del área/asignatura en la que no alcanzó los logros propuestos,
previa comprobación y/o sustentación del PLAN DE APOYO, ante el docente responsable de la asignatura.

ASIGNATURA GRADO JOR. DOCENTE

ELECTRÓNICA II 11´5 JM Gilberto Aparicio- Javier Ruiz

INDICADORES EN LOS QUE EL ESTUDIANTE PRESENTA DESEMPEÑO BAJO

Simplifica circuitos lógicos, comprobando el funcionamiento de acuerdo a la tabla de verdad

(para mintérminos y máxtérminos), y su respectiva solución, utilizando el método de mapas de
Karnaugh.
Investiga y realiza práctica sobre los contadores síncronos y asincronos, los latchs SR con dos
compuertas NAND y NOR.

ACTIVIDADES COGNITIVAS, PROCEDIMENTALES, DE CONSULTA, PRODUCTIVAS, DE INVESTIGACIÓN,

ETC. SUGERIDAS PARA QUE SEAN DESARROLLADAS POR EL ESTUDIANTE, EN FORMA PERSONAL Y/O
EN ASOCIO CON SU ACUDIENTE. (Incluye la evaluación de las actividades propuestas, la cual debe
presentar en la fecha programada por la Institución)
1. Se dejará una serie de ejercicios concerniente a los indicadores de logros, anteriormente
descritos.
2. El día jueves 16 de noviembre de 2023 deberá entregar el plan de apoyo, en el
laboratorio de electrónica y en el horario de 6am a 8. 30 am.
3. Ese mismo día jueves 16 de noviembre de 2023, deberá realizar una prueba escrita
(50%) y una prueba práctica (50%) de acuerdo a los indicadores de logros anteriores.
4. Debe ser puntual y desarrollar todo el plan de apoyo propuesto y entregado
CRITERIOS PARA LA EVALUACIÓN
(Aspectos y porcentajes a tener en cuenta en la evaluación del Plan de Apoyo)
1. Entrega del plan de apoyo completo 50%
2. Sustentación del plan de apoyo 50%
SOPORTE BIBLIOGRÁFICO
https://www.youtube.com/watch?v=D1F1Hvm-Wl8&ab_channel=Pasosporingenier%C3%ADa
https://www.imt.ucb.edu.bo/cidimec/people/jhon/IMT-123/presentations/sequential_circuits.pdf
https://www.youtube.com/watch?v=AERIxd-oASo&ab_channel=Pasosporingenier%C3%ADa
https://www.youtube.com/watch?v=DtNK984GS5Q&ab_channel=Pasosporingenier%C3%ADa

Fechas para la Presentación de las actividades propuestas y la Evaluación

Fechas para la Presentación de las actividades Fechas para la Presentación de la Evaluación

JUEVES 16 DE NOVIEMBRE DE 2023 JUEVES 16 DE NOVIEMBRE DE 2023

Visto Bueno de
Coordinación
Académica

NOMBRE Y FIRMA DEL ESTUDIANTE NOMBRE Y FIRMA DEL ACUDIENTE

NOTAS:
1. El estudiante debe conservar copia del presente Plan para eventuales reclamaciones.
2. En el momento de presentar las actividades el Docente recibirá el presente Plan de Apoyo
debidamente firmado por el Estudiante y su Padre o acudiente, el cual guardará como evidencia.
1
 CIUDADELA EDUCATIVA DEL MAGDALENA MEDIO
EDUCACIÓN CON CALIDAD Y COMPROMISO HUMANO
PLAN DE APOYO DE NIVELACIÓN ELECTRÓNICA II
GRADO 11-5

Respetado(s) Educando (s):

Este Plan de apoyo está sustentado en los siguientes indicadores de logros.

 Simplifica circuitos lógicos, comprobando el funcionamiento de acuerdo a la tabla

de verdad (para mintérminos y máxtérminos), y su respectiva solución, utilizando
el método de mapas de Karnaugh.

Recuerda que este tema de mapa de Karnaugh ya se consideró en clase, así como Reglas del Al -
gebra de Boole y el Análisis booleano de Circuitos, simplificación de ecuaciones y montaje de
compuertas lógicas.

Para los siguientes ejercicios propuestos tenga en cuenta:

Debe realizar

1. La tabla de verdad y al frente de cada fila o renglón coloque la ecuación respectiva para
mintérminos y máxtérminos.

2. Simplificar la función dada, para cada salida en cada ejercicio propuesto (solo para mintér-
minos: suma de productos), utilizando el Método y/o Mapa de Karnaugh.

3. Diseñar el circuito.

1. Un circuito digital posee dos entradas de señal I0 e I1 y una entrada de selección S y una
salida Q. Para que la salida Q se active se deben cumplir las siguientes condiciones lógi-
cas:

 Si S=0: Entonces
 I0=1 y I1=1
 I0=1 y I1=0

 Si S=1: Entonces
 I0=0 y I1=1
 I0=1 y I1=1

2. La puerta de ingreso a clínica “Santa Clara” es controlada mediante tres sensores de pre-
sencia S1, S2 y S3. Ese circuito de control cumple las siguientes condiciones de funciona-
miento.

 Si se actúan los tres sensores de presencia al mismo tiempo, la puerta se abre.

 Si se actúan dos sensores de presencia cualesquiera, la puerta se abre, pero se en-
ciende un LED adicional como señal de emergencia.
 Si solo actúa un sensor de presencia, la puerta no se abre, pero se enciende el LED
indicador de emergencia.
 Si no actúa ningún sensor de presencia, ni la puerta se abre ni el LED se activa.

3. Se desea controlar el encendido de un motor (M), empleando 3 interruptores (A, B, C),

de forma que solo se encienda cuando:

2
  Esté activado un solo interruptor o los tres simultáneamente.

4. Un contactor KM para el accionamiento de un motor eléctrico, está gobernado por la ac-

ción combinada de tres sensores finales de carrera (S A, SB, SC), Para que el motor pueda
funcionar, dichos finales de carrera deben reunir las siguientes condiciones:

 SC accionado, SA y SB en reposo.
 SA accionado, SB y SC en reposo.
 SC en reposo, SA y SB accionados.
 SB en reposo, SA y SC accionados.

5. Un Ingeniero electrónico, es contratado para que realice un diseño e implemente un sis -

tema de control digital de temperatura para controlar la humedad de un cultivo de orquí-
deas. Para ello emplearán cuatro sensores de temperatura encargados de controlar la ac-
tivación de una alarma. Las condiciones de funcionamiento son:

 La alarma sonará cuando

 ST1 ST3 están desactivados y ST2, ST4 están accionados.

 Los otros tres están accionados ST2 está desactivado
 Los cuatro están accionados.
 ST4 está accionado y los otros tres están desactivados.
 ST3 está desactivado y los otros tres están accionados.
 ST3 ST4 están accionados y ST1, ST2 están desactivados.
 ST2 ST3 están desactivados y ST1, ST4 están accionados.
 Los otros tres están desactivados y ST2 está accionado

 En los demás estados la alarma NO sonará.

 Investiga y realiza práctica sobre los contadores síncronos y asincronos,

los latchs SR con dos compuertas NAND y NOR.

Recuerde que estos temas se consideraron en clase y se establecieron prácticas

con ellos. Además, se hizo un resumen denominado FLIP FLOP Y CONTADORES,
que se entregaron en fotocopia para cada estudiante.

Por favor a continuación conteste las siguientes preguntas:

1. Qué es un flip-flop T. Describa sus condiciones lógicas y realice sus esquemas.

2. Qué se hace para eliminar la condición indeseable del estado indeterminado en el

latch SR. Como se llama este latch. Explíquelo y haga el respectivo diagrama.

3. Escriba las ecuaciones características de un flip-flop tipo D, T y JK.

4. Qué es un flip-flop JK. Describa sus condiciones lógicas y realice sus esquemas.

5. Cómo están constituidos los LATCHS SR. Haga el diagrama lógico respectivo y su
tabla de verdad para cada compuerta NOR y NAND.

6. Cómo se llaman los elementos de almacenamiento(memoria) usados en circuitos

secuenciales, defínalos y haga el diagrama de bloques respectivo.

7. Qué es un flip-flop D activado por flanco. Haga el diagrama correspondiente.

8. El estado de un latch o flip-flop, cómo se conmuta y como se llama este cambio

momentáneo.

9. La operación básica de un SR cómo puede ser modificada y que se hace- Ademas

haga su diagrama lógico y su tabla de verdad.

10. En qué consiste una señal enable.

3