Universidad de Guadalajara Centro Universitario de los Lagos

Prctica 2 Controla de Bombeo Basado en Reglas Verbales y Retroalimentacion de Estado

Sistemas Expertos
Autores: M rquez Gallardo Luis Antonio Garcia Guzman Jose de Jesus Codigos: 206636322 206632882 Carrera: MEC Profesor: M. C. y T. J. Ricardo Sevilla Escoboza 2943952 Fecha de entrega: Lagos de Moreno Jalisco a 10 de Mayo de 2013

Culagos

MEC

ndice
1. Resumen 1.1. Flip-Flop. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.2. Flip-Flop S-R (Set-Reset). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2. Objetivo 3. Palabras clave 4. Introduccin Terica 5. Desarrollo 5.1. Mapas de Karnaugh. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.2. Diseo En LabVIEW. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3 3 4 5 5 6 7 8 9

Sistemas Expertos

1 Practica 2 Controla de Bombeo Basado en Reglas Verbales y Retroalimentacion de Estado

Culagos

MEC

ndice de guras
1. 2. 3. 4. 5. 6. 7. 8. 9. 10. Circuito. . . . . . . . . . . . . . . Tabla de Verdad Flip-Flop. . . . . Tabla de Verdad. . . . . . . . . . Mapas de Karnaugh De Bomba. . Mapas de Karnaugh De Inestable. Mapas de Karnaugh De Reset. . . Panel Frontal. . . . . . . . . . . . Diagrama de Conexin. . . . . . . Bloque Reset. . . . . . . . . . . . Bloque Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 . 4 . 7 . 8 . 8 . 9 . 9 . 10 . 11 . 11

Sistemas Expertos

2 Practica 2 Controla de Bombeo Basado en Reglas Verbales y Retroalimentacion de Estado

Culagos

MEC

1.

Resumen

lgebra de Boole (tambin llamada retcula booleana) en informtica y matemtica, es una estructura algebraica que esquematiza las operaciones lgicas Y, O , NO y SI (AND, OR, NOT, IF), as como el conjunto de operaciones unin, interseccin y complemento. Fue creada por George Boole (2 de noviembre de 1815 a 8 de diciembre de 1864), matemtico ingls autodidacta, que fue el primero en denirla como parte de un sistema lgico, inicialmente en un pequeo folleto: The Mathematical Analysis of Logic,1 publicado en 1847, en respuesta a una controversia en curso entre Augustus De Morgan y Sir William Hamilton. El lgebra de Boole fue un intento de utilizar las tcnicas algebraicas para tratar expresiones de la lgica proposicional. LGEBRA BOOLEANA El lgebra booleana es un sistema matemtico deductivo centrado en los valores cero y uno (falso y verdadero). Un operador binario " "denido en ste juego de valores acepta un par de entradas y produce un solo valor booleano, por ejemplo, el operador booleano AND acepta dos entradas booleanas y produce una sola salida booleana. Para cualquier sistema algebraico existen una serie de postulados iniciales, de aqu se pueden deducir reglas adicionales, teoremas y otras propiedades del sistema, el lgebra booleana a menudo emplea los siguientes postulados: Cerrado. El sistema booleano se considera cerrado con respecto a un operador binario si para cada par de valores booleanos se produce un solo resultado booleano. Conmutativo. Se dice que un operador binario " .es conmutativo si A B = B A para todos los posibles valores de A y B. Asociativo. Se dice que un operador binario " .es asociativo si (A B) C = A (B C) para todos los valores booleanos A, B, y C. Distributivo. Dos operadores binarios " " Identidad. Un valor booleano I se dice que es un elemento de identidad con respecto a un operador binario " "si A I = A. Inverso. Un valor booleano I es un elemento inverso con respecto a un operador booleano " "si A I = B, y B es diferente de A, es decir, B es el valor opuesto de A.
2

1.1.

Flip-Flop.

Los circuitos secuenciales son aquellos en los cuales su salida depende de la entrada presente y pasada. Dentro de estos circuitos se tienen a los Flip-Flops. Los Flip-Flops son los dispositivos con memoria ms comnmente utilizados. Sus caractersticas principales son: 1. Asumen solamente uno de dos posibles estados de salida. 2. Tienen un par de salidas que son complemento una de la otra. 3. Tienen una o ms entradas que pueden causar que el estado del Flip-Flop cambie. A continuacin se describirn 4 tipos de Flip-Flops.

Sistemas Expertos

3 Practica 2 Controla de Bombeo Basado en Reglas Verbales y Retroalimentacion de Estado

Culagos

MEC

1.2.

Flip-Flop S-R (Set-Reset).

La siguiente gura muestra una forma posible de implementar un Flip-Flop S-R. Utiliza dos compuertas NOR. S y R son las entradas, mientras que Q y Q son las salidas (Q es generalmente la salida que se busca manipular.)

Figura 1: Circuito. Como existen varias formas de implementar un Flip-Flop S-R (y en general cualquier tipo de Flip-Flop) se utilizan diagramas de bloque que representen al Flip-Flop. El siguiente diagrama de bloque representa un FF S-R. Ntese que ahora, por convencin, Q se encuentra en la parte superior y Q en la inferior. Para describir el funcionamiento de un FF se utilizan las llamadas Tablas de Estado y las Ecuaciones Caractersticas. La siguiente tabla muestra la tabla de estado para un FF S-R.

Figura 2: Tabla de Verdad Flip-Flop. Como encabezado de las columnas tenemos las entradas S y R, y una de las salidas Q. La salida Q es la salida que en un tiempo t se puede detectar en el FF, es decir, es la salida en el tiempo actual. Q+ es la salida en el tiempo t+E , una vez que se ha propagado la seal en el circuito (recuerde que los FF tienen un componente de retroalimentacin.) Por lo tanto Q+-Q(t*E) , es decir, es la salida que tendr Q en el futuro una vez que se haya realizado la propagacin. Si analizamos la tabla de estado, vemos que para s S = 0, R = 0 y Q = 0 1, la salida futura de Q (Q+) ser siempre lo que se tena antes de la propagacin. A este estado (S = 0, R = 0) se le conoce por tanto como estado de memoria. 4 Practica 2 Controla de Bombeo Basado en Reglas Verbales y Retroalimentacion de Estado

Sistemas Expertos

Culagos

MEC

Viendo ahora el caso S = 0, R = 1, se aprecia que siempre Q+ = 0 sin importar el valor de Q antes de la propagacin, es decir, se hace un reset de Q. Si por el contrario, se tiene S = 1, R = 0, entonces Q+ = 1 en ambos casos, por tanto se hace un set de Q. Finalmente, ntese que la combinacin S = 1, R = 1 no es vlida en el FF S-R. La razn es que dicho estado vuelve inestable al circuito y, como una de las caractersticas de todo FF es que el estado es estable, al usar dicha combinacin se est violando este principio de los FF. Ahora, si se mapea la informacin de la tabla de estado del FF S-R en un mapa de Karnaugh, se obtiene la siguiente ecuacin caracterstica: Q=s+RQ. Esta ecuacin describe tambin el funcionamiento. Nos dice que Q+ ser 1 siempre y cuando se haga un set del FF o el reset no est activado y la salida tiene un 1 en ese momento.

2.

Objetivo
El objetivo de la practica es demostrar la eciencia de la retroalimentacion de estado. Implementar un sistema de llenado de un tanque. Controlar el encendido y apagado de la bomba. El apagado de la bomba va a depender de los sensores que llamamos s1, s2, s3, y s4. Comparar con los resultados de la practica 1.

3.

Palabras clave
Propocisiones Logicas. Conectores Logicos. Logica boolena. Mapas de karnaugh. Tabla de verdad. LABVIEW. Ecuacin.

Sistemas Expertos

5 Practica 2 Controla de Bombeo Basado en Reglas Verbales y Retroalimentacion de Estado

Culagos

MEC

4.

Introduccin Terica

Control De Un Sistema De Bombeo Basado En Reglas Verbales con retroalimentacin de estado consiste en dar una solucin al sistema cuando este se indetermina. Si el sistema se indetermina se mantendr el estado anterior hasta que un conjuto de entradas correctas, realice un cambio o lo mantenga segn sea el estado para estas entradas. Eliminamos las indeterminaciones utilizamos un sistema Bi estable RS que es dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas principales permiten al ser activadas: R: el borrado (reset en ingls), puesta a 0 nivel bajo de la salida. S: el grabado (set en ingls), puesta a 1 nivel alto de la salida Si no se activa ninguna de las entradas, el bi-estable permanece en el estado que posea tras la ltima operacin de borrado o grabado. En ningn caso deberan activarse ambas entradas a la vez, ya que esto provoca que las salidas, directa (Q) y negada (Q) queden con el mismo valor: abajo, si el ip-op est construido con puertas NOR, o a alto, si est construido con puertas NAND. El problema de que ambas salidas queden al mismo estado est en que al desactivar ambas entradas no se podr determinar el estado en el que quedara la salida. Por eso, en las tablas de verdad, la activacin de ambas entradas se contempla como caso no deseado (N. D.). Observando cmo funciona el sistema Bi estable RS podemos determinar cundo es inestable el sistema y cuando debemos dar el reset; con esta informacin podemos denir las salidas deseadas para inestable y reset. Debemos observar cuando se debe activar el ip-op. Este sistema cuenta con 4 entradas (s1, s2, s3 y s4) que representan nuestros sensores de nivel, que sern botones para simular los posibles estados de la bomba y notar que no se nos indetermina a diferencia de la practica 1. Entonces por medio de reglas verbales se puede decir que: Reglas para bomba: R1: si s1, s2 y s3 son 0 y s4 es 1, entonces bomba es 1. R2: si s2 y s3 son 0 y s2y s4 es 1, entonces bomba es 1. R3: Para las casos faltantes nuestra bomba es 0. Reglas para inestable: R1: si s1, s2 y s3 son 0 y s4 es 1, entonces inestable es 0. R2: si s1, s2 y s4 son 0 y s3 es 1, entonces inestable es 0. R3: si s1, s3 y s4 son 0 y s2 es 1, entonces inestable es 0. R4: si s1 y s3 son 0 y s2 y s4 son 1, entonces inestable es 0. R5: si s1 y s4 son 0 y s2 y s3 son 1, entonces inestable es 0. R6: si s2, s3 y s4 son 0 y s1 es 1, entonces inestable es 0. R7: si s2, y s4 son 0 y s1 y s3son 1, entonces inestable es 0. R8: Para los casos faltantes nuestra bomba es 1. Reglas para R1: si s1, s2, R2: si s1, s3, R3: si s1, s3, reset: s4 son 0 y s3 es 1 entonces reset es 1. son 0 y s2y s4 es 1 entonces reset es 1. son 0 y s2 y s4 son 1 entonces reset es 1. 6 Practica 2 Controla de Bombeo Basado en Reglas Verbales y Retroalimentacion de Estado

Sistemas Expertos

Culagos

MEC

R4: R5: R6: R8:

si s1 y s4 son 0 y s2 y s3 son 1, entonces reset es 1. si s2, s3, s4 son 0 y s1 es, entonces reset es 1. si s2 y s4 son 0 y s21 y s3 son 1, entonces reset es 1. Para los casos faltantes nuestro reset es 0.

Generamos una tabla de verdad de cuatro entradas representando los 4 sensores podemos denir la siguiente tablas de verdad.

Figura 3: Tabla de Verdad.

5.

Desarrollo

A partir de las tablas de verdad podemos realizar los mapas de karnaugh de cada estado deseado, estos son los resultados que obtuvimos.

Sistemas Expertos

7 Practica 2 Controla de Bombeo Basado en Reglas Verbales y Retroalimentacion de Estado

Culagos

MEC

5.1.

Mapas de Karnaugh.

El mapa de Karnaugh fue utilizado para la simplicacion y diseo de las ecuaciones algebraicas booleanas, que se utilizaron para la elavoracion de nuestros estados los cuales quedaron de la siguiente manera De bomba obtuvimos la siguiente agrupacin en el mapa de karnaugh:

Figura 4: Mapas de Karnaugh De Bomba. Obtenemos la siguiente ecuacin: BOMBA= BCD. De inestable obtuvimos la siguiente agrupacin en el mapa de karnaugh:

Figura 5: Mapas de Karnaugh De Inestable. Obtenemos la siguiente ecuacin: INESTABLE=ABCD+CD+AB+AD. De reset obtuvimos la siguiente agrupacin en el mapa de karnaugh:
Sistemas Expertos

8 Practica 2 Controla de Bombeo Basado en Reglas Verbales y Retroalimentacion de Estado

Culagos

MEC

Figura 6: Mapas de Karnaugh De Reset. Obtenemos la siguiente ecuacin: RESET= BCD+ABD+ABD.

5.2.

Diseo En LabVIEW.

Habiendo resuelto nuestros mapas de Karnaugh se procedi a realizar el programa en labview se comenz por insertar los controles que son 4 botones que representan nuestros sensores y un led que nos indica si la bomba esta prendida o est apagada.

Figura 7: Panel Frontal. Para que nuestro sistema se cicle se insert un while loop para retro alimentar nuestro estado, poniendo un shift registrer con las ecuaciones resultantes de los mapas de Karnaugh realizamos
Sistemas Expertos

9 Practica 2 Controla de Bombeo Basado en Reglas Verbales y Retroalimentacion de Estado

Culagos

MEC

circuitos bolanos equivalentes para cada ecuacin.

Figura 8: Diagrama de Conexin. En el caso del reset realizamos un sub VI que cuenta con 4 botones y un led indicador el cuan nos dice cuando se resetea para el ip-op utilizando el reset y nuestra bomba se cre un ip-op que consta de dos entradas que es el reset y el estado de la bomba el ip-op se encarga de eliminar las indeterminaciones

Sistemas Expertos

10 Practica 2 Controla de Bombeo Basado en Reglas Verbales y Retroalimentacion de Estado

Culagos

MEC

Figura 9: Bloque Reset. Con la salida del ip-op la llevamos al case para que nos encienda o nos apague la bomba, este tambin lo realizamos en un subVI.

Figura 10: Bloque Reset.

Sistemas Expertos

11 Practica 2 Controla de Bombeo Basado en Reglas Verbales y Retroalimentacion de Estado