CIRCUITOS Y SISTEMAS DIGITALES

DEBER 2_2P

1. Diseñar en mediana escala de integración un circuito conversor de código BCD natural a BCD
AIKEN. Puede usar bloques sumadores, comparadores, etc. Al sistema ingresa un código BCD de
un dígito y sale un BCD AIKEN. Para palabras de código que no estén asignadas al BCD, su circuito
debe presentar a la salida el valor de cero.

2. Para la ALU de 8 bits de la figura, determine el valor de la salida F (en hexadecimal) para todas las
combinaciones posibles de S2 S1 y S0, si las entradas A y B contienen los números en
hexadecimal “F4” y “EC” respectivamente y el acarreo de entrada es igual a “1”.

3. Obtener la tabla de verdad del circuito de la figura (A=MSB)

A I1 Y0 I0 E
I0 Y1 I1
B Y2 I2 Y1 X
E Y3 I3 Y0
Y

4. Obtener la tabla de verdad de los siguientes circuitos (x=MSB)

5. Obtener un decoder 3/8 usando 2 decoders 2/4, a través de sus entradas de habilitación.

6. Diseñe una ALU de 2 bits, con 2 selectores s1 y s0 y una entrada para acarreo inicial, que cumpla
con la siguiente tabla. Determine la cantidad de salidas de la ALU, adecuadas para poder todas las
respuestas posibles.

S1 S0 Cin =0 Cin =1
00 A+B A+B+1
01 B’ C2 (B)
10 A xor B A xor B
11 A-B A-B

7. Un sistema de comunicación permite transmitir dos códigos de cuatro bits: CA=0010 y CB=1101.
Sin embargo, en dicha transmisión pueden aparecer errores. Diseñe un circuito con cuatro
entradas (el código de 4 bits) y 3 salidas X, Y, Z. La salida X se hace igual a 1 si el código recibido es
el 0010 o ese mismo código con un error en un bit. La salida Y se hará 1 si el código recibido es el
1101 o ese mismo con un error en un bit. La salida Z se hace 1 si el código recibido difiere en dos
bits de los códigos 0010 y 1101. Diséñe el circuito con un decoder 3/8 con salidas en bajo, como
generador de funciones.
8. En un determinado sistema microcomputador, existen 3 subsistemas que procesan la información
de forma independiente a través de cuatro fases de operación. Por propósitos de control, es
necesario conocer:
a. Cuándo dos o más subsistemas están en la misma fase.
b. Cuando exactamente dos subsistemas están en la misma fase.

Cada subsistema genera una señal de dos bits para indicar en que fase se encuentra (00,01,10,11).

Diseñe en mediana escala de integración, usando comparadores, un circuito que permita conocer
cuando el conjunto de subsistemas se encuentra en alguna de las situaciones “a” y “b”.

9. Para el sistema combinacional de 5 entradas F(E,A,B,C,D) mostrado, se pide:

Analizar el esquema generando la tabla de verdad del sistema.

Generar la forma de onda de la salida F sobre la figura situada debajo.

Las entradas D0 a D3 del MUX corresponden a las entradas B0 a B3 de la figura.