UNIVERSIDAD AUTÓNOMA DE OCCIDENTE

DPTO. DE AUTOMÁTICA Y ELECTRONICA

ELECTRONICA DIGITAL
ING. JOHN JAIRO BUITRAGO MUÑOZ

TALLER 2: Módulos combinatorios

1. Las entradas de un sumador completo son A = a) Una entrada de datos, varias salidas de datos
1, B =1, Cin = 0. Sus salidas son: y entradas de selección.
a) Σ = 1, Cout = 1 b) Una entrada de datos, una salida de datos y
b) Σ = 1, Cout = 0 una entrada de selección.
c) Σ = 0, Cout = 1 c) Varias entradas de datos, varias salidas de
d) Σ = 0, Cout = 0 datos y entradas de selección.
d) Varias entradas de datos, una salida de datos
2. Para ampliar un sumador en paralelo de 4 bits y entradas de selección.
a un sumador en paralelo de 8 bits, hay que
usar: 8. Para el sumador en paralelo de la siguiente
a) Cuatro sumadores de 4 bits sin figura, determinar la suma completa mediante
interconexiones. el análisis del funcionamiento lógico del
b) Dos sumadores de 4 bits y conectar las salidas circuito. Comprobar el resultado sumando
de la suma de uno de ellos a las entradas de manualmente los dos números de entrada.
datos del otro.
c) Ocho sumadores de 4 bits sin interconexiones.
d) Dos sumadores de 4 bits y conectar la salida
de acarreo de uno de ellos a la entrada de
acarreo del otro.

3. Si un comparador de magnitud 74HC85 tiene

A = 1011 y B = 1001 en su entrada, las salidas
son:
a) A > B = 0, A < B = 1, A = B = 0
b) A > B = 1, A < B = 0, A = B = 0
c) A > B = 1, A < B = 1, A = B = 0
d) A > B = 0, A < B = 0, A = B = 1
9. Repetir el Problema 4 para el circuito y las
4. Si un decodificador de 4 líneas a 16 líneas con
condiciones de entrada de la siguiente figura.
salidas activas a nivel BAJO presenta un nivel
BAJO en la salida decimal 12, ¿cuáles son las
entradas?
a) A3A2A1A0 = 1010
b) A3A2A1A0 = 1110
c) A3A2A1A0 = 1100
d) A3A2A1A0 = 0100

5. Un decodificador BCD a 7 segmentos tiene

0100 en sus entradas. Las salida activas 10. Las formas de onda de entrada de la siguiente
serán: figura se aplican a un sumador de 2 bits.
a) a, c, f, g Determinar, mediante un diagrama de tiempo,
b) b, c, f, g las señales correspondientes a la suma y a la
c) b, c, e, f salida de acarreo, en función de las entradas.
d) b, d, e, g

6. Si un codificador con prioridad octal-binario

tiene en sus entradas 0, 2, 5 y 6 en un nivel
activo, la salida binaria activa a nivel ALTO
será:
a) 110
b) 010
c) 101
d) 000

7. En general, un multiplexor tiene:

1/3

11. En las pruebas de un sumador completo de 4
bits 74LS83, se observan los siguientes
niveles de tensión en sus pines: 1-ALTO, 2-
ALTO, 3-ALTO, 4-ALTO, 5-BAJO, 6-BAJO, 7-
BAJO, 9-ALTO, 10-BAJO, 11-ALTO, 12-BAJO,
13-ALTO, 14-ALTO y 15-ALTO. Determinar si
el circuito integrado funciona correctamente.
12. Se aplican las formas de onda mostradas en la
siguiente figura a las entradas del comparador.
Determinar la señal de salida (A=B).
13. Para el comparador de 4 bits de la siguiente
figura, dibujar cada forma de onda de salida
para las entradas que se muestran. Las
salidas son activas a nivel ALTO.
14. Cuando en la salida de cada puerta de
decodificación de la siguiente figura hay un
nivel ALTO, ¿cuál es el código binario que
aparece en sus entradas? El bit más
significativo (MSB) es A3.
15. Se desea detectar únicamente la presencia de
los códigos 1010, 1100, 0001 y 1011. Para
indicar la presencia de dichos códigos se
requiere una salida activa a nivel ALTO.
Desarrollar la lógica de decodificación mínima
necesaria que tenga una única salida que
indique cuándo cualquiera de estos códigos se
2/3
TALLER 1: DISEÑO DE HARDWARE
encuentra en las entradas. Para cualquier otro
código, la salida ha de ser un nivel BAJO.
16. Se aplican secuencialmente números BCD al
decodificador BCD-decimal de la siguiente
figura. Dibujar un diagrama de tiempos que
muestre cada salida en relación con el resto de
las señales de salida y con las de entrada.
17. Un decodificador/excitador de 7-segmentos
controla el display de la siguiente figura. Si se
aplican las formas de onda de entrada que se
muestran, determinar la secuencia de dígitos
que aparece en el display.
18. Suponer que el codificador lógico decimal-BCD
de la siguiente figura tiene las entradas 3 y 9 a
nivel ALTO. ¿Cuál es el código de salida? ¿Es
éste un código BCD (8421) válido?
19. Un decodificador 74HC147 tiene niveles
BAJOS de tensión en sus pines 2, 5 y 12.
¿Qué código BCD aparece en las salidas si
todas las demás entradas están a nivel ALTO?
20. En el demultiplexor de la siguiente figura,
determinar la salida para los siguientes
estados de entrada: D0 = 0, D1= 1, D2= 1,
D3= 0, S0 = 1, S1 = 0
 TALLER 1: DISEÑO DE HARDWARE
24. Se aplican las formas de onda de la siguiente
figura al circuito de paridad de 4 bits.
Determinar las señales de salida en función de
las entradas. ¿Durante cuántos periodos de bit
ocurre la paridad par y cómo se indica? El
diagrama de tiempos incluye ocho periodos de
bit.

21. Si las entradas de selección de datos del

multiplexor de la figura anterior se secuencian
tal y como se muestra en las formas de onda
de la siguiente figura, determinar la forma de
onda de salida para los datos de entrada del
punto anterior.

22. Las formas de onda mostradas en la siguiente

figura se aplican a las entradas de un
multiplexor de ocho entradas 74LS151. Dibujar
la señal de salida Y.

23. Desarrollar el diagrama de tiempos completo

(entradas y salidas) de un 74HC154 utilizado
en una aplicación de demultiplexación en el
que las entradas son las siguientes: las
entradas de selección de datos toman, de
forma repetitiva y secuencialmente, los valores
generados por un contador binario que
comienza en 0000, y la entrada de datos es
una cadena de datos serie, en BCD, que
representan al número decimal 2468. El dígito
menos significativo (8) es el primero de la
secuencia, con el bit menos significativo en
primer lugar, y deberá aparecer en los cuatro
primeros bits de la salida.

3/3