Tema 4 Circuitos Secuenciales 2020-2021pdf

Escuela Politécnica Superior de Elche
Electrónica Digital
(3º. Grado en Ingeniería Electrónica y Automática
Industrial)
TEMA 4: CIRCUITOS SECUENCIALES.
Javier Rubiato Brotóns / José Antonio Palazón

1
Electrónica Digital (Grado en Ingeniería Electrónica y Automática Industrial)
Tema 4: Circuitos Secuenciales.

4.1. Conceptos básicos
4.1.1. Circuitos secuenciales, biestables
4.1.2. Sistemas secuenciales síncronos y asíncronos
4.1.3. Clasificación de los biestables
4.2. Biestables asíncronos
4.2.1. Biestable asíncrono RS
4.2.2. Biestable asíncrono JK
4.3. Biestables síncronos
4.3.1. Biestable RS síncrono
4.3.2. Biestable JK síncrono
4.3.3. Biestable D
4.3.4. Biestable T
4.4. Obtención de unos biestables a partir de otros
4.5. Estructura maestro-esclavo
2
4.7. Registros
4.7.1. Almacenamiento de datos
4.7.2. Registros de desplazamiento
a) Registros de desplazamiento: Serie-serie
b) Registros de desplazamiento: Serie-paralelo
c) Registros de desplazamiento: Paralelo-paralelo
d) Registros de desplazamiento: Paralelo-serie
4.8. Contadores
4.8.1. Conceptos básicos
4.8.2. Contadores Asíncronos
4.8.2.1. Diseño general
4.8.2.2. Ejemplos: contador binario de dos bits, tres bits y décadas.
4.8.2.3. Problema retardo de propagación
4.8.3. Contadores Síncronos

4.8.3.2. Ejemplo: contador bidireccional
4.8.3.3. Contadores basados en registros de desplazamiento
3
ÍNDICE UNIDAD 4 CONTINUACIÓN 2
4.8. Contadores
4.8.2. Contadores Asíncronos
4.8.2.2. Ejemplos: contador binario de dos bits, tres bits y décadas.
4.8.2.3. Problema retardo de propagación
4.8.3. Contadores Síncronos
4.8.3.2. Ejemplo: contador bidireccional
4
4.1. CONCEPTOS BÁSICOS
Circuitos combinacionales:
La salida depende únicamente de la combinación de las variables de
entrada en el instante actual (sin memoria).
I1
Circuito O1 O1 = f (I1 , I 2 , I 3 )
I2 Combinacional
O2 O2 = f (I1 , I 2 , I 3 )
I3
- Circuitos secuenciales:
La salida en un instante dado depende no sólo del valor de las entradas en
un momento dado, sino también de la secuencia de entradas anteriores (con
memoria).
I1
Circuito O1
I2
Secuencial Oi = f (entradas I , estado previo )
I3 O2
Estado
5
4.1.1. Circuitos secuenciales. Biestables

• Los biestables constituyen la base para la construcción de sistemas
secuenciales más complejos. Es el elemento básico de memoria.
• Los biestables son los circuitos elementales (puertas NAND o NOR) y
tienen dos estados posibles (bi-estable):
• SET (activación) = 1
• RESET (desactivación) = 0
• Un ejemplo de un circuito secuencial (biestable RS):
Los valores de las salidas

son los llamados estados
Se construyen con puertas

lógicas elementales
Se observa la existencia de realimentación. Ello

permite que posean memoria.
6
4.1.2. Sistemas secuenciales síncronos y asíncronos

Los circuitos secuenciales pueden ser de dos tipos principales:
• Síncronos:
• Utilizan señal de reloj (activos por flanco o nivel). Dependen de la
entrada actual, salida anterior y señal de reloj.
• En estos sistemas sólo aquellas variaciones de las entradas que
ocurren en un momento determinado modifican el estado del
sistema.
• Asíncronos:
• No tienen señal de reloj, sólo dependen de la entrada actual y salida
anterior.
• En estos sistemas cualquier variación en la entrada, sin importar el
momento en el que ocurra, modifica el estado del sistema.
7
Sistema secuenciales síncronos (conceptos):

•El sistema determinado por una señal de sincronismo o de reloj (Clk o
Ck). La señal de reloj es periódica y se define por su:
• Frecuencia (Hz).
• Simetría: porcentaje de tiempo en el que el reloj está a nivel alto o
bajo.
•Por ejemplo, la mayor parte de las computadoras actuales son de tipo
síncrono.
Simétrico (50%)
Asimétrico
8
Tipos de sincronismo
• Dos tipos de sincronismo: por nivel y por flanco.
Sincronismo por nivel Sincronismo por flanco
• Las entradas pueden provocar la • Las entradas pueden modificar la salida del
modificación de la salida del dispositivo dispositivo secuencial sólo durante el tiempo
secuencial sólo durante el tiempo que la de transición de la señal de reloj de bajo a
señal de reloj se encuentra, o bien a nivel alto (flanco positivo o ascendente) o
alto o bien a nivel bajo. viceversa (flanco negativo o descendente).
Flanco positivo o
Nivel alto Nivel bajo ascendente Flanco negativo o
descendente
• Simbología utilizada: • Simbología utilizada:

Señal de reloj activa a Señal de reloj activa por Señal de reloj activa por
Señal de reloj activa a flanco descendente
nivel bajo flanco ascendente
nivel alto
CLK CLK CLK CLK

9
4.1.3. Clasificación de los biestables

• Los biestables son los elementos básicos de los sistemas secuenciales.
• Se pueden clasificar según dos criterios principales:
i. Según su función: biestables tipo RS, JK, D y T.
ii. Según su sincronismo:
BIESTABLES
Latches (Cerrojos) Flip-Flops (Básculas)
Asíncronos Síncronos por nivel: Síncronos por flanco:

RS y JK RS, JK y D RS, JK, D y T
10
4.2. BIESTABLES ASÍNCRONOS
4.2.1. Biestable asíncrono RS (Reset- Set)
• Su representación es la siguiente: R Q
S Q
• Posee dos entradas:
• SET, o entrada de escritura, que pone a “1” el biestable.
• RESET, o entrada de borrado, que pone a “0” el biestable.
• Posee dos salidas:
• Q(t) , que representa el estado o salida actual.
• Q(t) , que representa el estado o salida actual negada.
• A su vez, Q(t+1) representa el estado o salida siguiente, que tiene lugar después de
que actúe el biestable.
Entradas Salida
• Tabla de transición simplificada: R S Q(t+1)

(reset) (set) Mantiene el valor en
0 0 Q(t) memoria
0 1 1
1 0 0
1 1 No permitido
11
• Implementación de un biestable RS:
Tabla de verdad (NOR):
I1 I2 z
0 0 1
0 1 0
1 0 0
1 1 0
• Tabla de transición completa:

R S Q(t) Q(t+1)
Tabla de transición simplificada: Q(t + 1) = Q(t).
0 0 0 0
Entradas Salida 0 0 1 1 Mantiene valor en memoria
R S Q(t+1) 0 1 0 1
0 0 Q(t) 0 1 1 1
Puesta a "1"
0 1 1 1 0 0 0
1 0 0 1 0 1 0
Puesta a "0"
1 1 No permitido 1 1 0 *
Q(t + 1) = * = No permitido
1 1 1 *
12
• Ejemplo de aplicación de un biestable asíncrono RS: arranque y

parada del motor de un coche eléctrico mediante dos pulsadores, en lugar
de mediante interruptores. En este caso se desea que tras actuar el
pulsador de ARRANQUE, el motor permanezca en marcha, aunque
dejemos de actuar sobre dicho pulsador. De manera análoga debe
funcionar el pulsador de PARADA.
+Vcc=“1”
parada
biestable
Motor de un coche
arranque eléctrico
Entradas Salida
R S Q(t+1)
0 0 Q(t)
0 1 1
1 0 0
1 1 No permitido
13
• Tabla de excitación: además de las tablas de transición ya vistas, tambien
se trabaja con las denominadas “tablas de excitación”, en las que
conociendo los valores de Q(t) y Q(t+1) tendremos que determinar los
valores de las entradas, en este caso R y S.
TABLA DE TRANSICIÓN SIMPLIFICADA: TABLA DE EXCITACIÓN DEL BIESTABLE :
Entradas Salida
Q(t) Q(t+1) R S
R S Q(t+1)
0 0 Q(t) 0 0 X 0
0 1 1 0 1 0 1
1 0 0 1 0 1 0
1 1 No permitido 1 1 0 X
• También se puede aplicar simplificación por Karnaugh, a partir de la
tabla de transición completa, para determinar las expresiones que rigen el
funcionamiento del circuito secuencial (Q(t+1)). En el caso del biestable
asíncrono RS:
Q(t)
RS 0 1
00 0 1
01 1 1 Q(t + 1) = S + R ⋅ Q(t )
11 X X No permitido
10 0 0 14
• El biestable RS también se puede encontrar con entradas activas a

nivel bajo:
R Q
S Q
• Tabla de transición simplificada:

Entradas Salida
R S Q(t+1)
0 0 No permitido
0 1 0
1 0 1
Mantiene el valor en
1 1 Q(t) memoria
• Implementación:
15
• Tabla de excitación de un biestable RS con entradas activas a nivel bajo:

Entradas Salida
Q(t) Q(t+1) R S
R S Q(t+1)
0 0 No permitido 0 0 X 1
0 1 0 0 1 1 0
1 0 1 1 0 0 1
1 1 Q(t) 1 1 1 X
16
4.2.2. Biestable asíncrono JK
J Q
K Q
• Funcionamiento: Este biestable está diseñado para eliminar el estado no
permitido del biestable RS. Su entrada J hace la misma función que la S
(set) en el biestable RS. La K a su vez equivale a la entrada R (reset).
• Tabla de transición simplificada: • Tabla de transición completa:
J K Q(t) Q(t+1)
0 0 0 0
Entradas Salida 0 0 1 1
J K Q(t+1) 0 1 0 0
0 0 Q(t) 0 1 1 0
0 1 0 1 0 0 1
1 0 1 1 0 1 1
Elimina el estado no
permitido del biestable RS 1 1 Q(t) 1 1 0 1
1 1 1 0
17
• Si mediante Karnaugh se simplifica la función de este biestable se obtiene
lo siguiente (a partir de la tabla de transición completa anterior):
Q(t)
JK 0 1
00 0 1
01 0 0 Q(t + 1) = J ⋅ Q(t ) + K ⋅ Q(t )

11 1 0
10 1 1
• Tabla de excitación:

Entradas Salida
Q(t) Q(t+1) J K
J K Q(t+1)
0 0 Q(t) 0 0 0 X
0 1 0 0 1 1 X
1 0 1 1 0 X 1
1 1 Q(t) 1 1 X 0
18
• Ejercicio 4.4: Analice si los siguientes circuitos pueden ser utilizados
como biestables:
Aclaración: Para que un circuito funcione como biestable, al menos es
necesario que pueda colocarse su estado (su salida) a “0” o “1”, y que
pueda mantener dicho estado en el tiempo (memorizarlo).
19
4.3. BIESTABLES SÍNCRONOS
• Los biestables síncronos disponen de una señal de reloj que puede ser
activa por nivel (alto o bajo) o por flanco (ascendente o descendente).
• En los biestables síncronos hay dos entradas asíncronas: PRESET y

CLEAR. Sus funciones son:
• PRESET: puesta a “1” del biestable.
• CLEAR: puesta a “0” del biestable
• La lógica de funcionamiento de un biestable asíncrono es idéntica a la de un
biestable síncrono por flanco o por nivel. En este último caso, sin embargo,
sólo pueden funcionar cuando la señal de sincronismo lo permita.
20
Los biestables síncronos se caracterizan por una serie de parámetros
dinámicos:
• Tiempo de establecimiento (tsetup, tsu). Es el tiempo anterior a la
activación de la señal de reloj durante el cual las entradas no deben
cambiar.
• Tiempo de mantenimiento (thold, th). Es el tiempo posterior a la activación
de la señal de reloj durante el cual las entradas no deben cambiar.
• Tiempo de propagación (tpd, tPLH, tPHL). Es el tiempo desde la activación
del reloj necesario para que el efecto de un cambio en la entrada se haga
estable en la salida.
• Frecuencia máxima de reloj (fmax ). Es la frecuencia máxima que se puede
aplicar a la señal de reloj del biestable.
• Anchura media del impulso de reloj (tw). Es el tiempo mínimo que debe
estar la señal de reloj a nivel alto o bajo.
21
22
4.3.1. Biestable RS síncrono
• Para construir este biestable se añaden dos puertas NAND, para sincronizar el
funcionamiento del biestable con la señal de reloj.
• Casi siempre que construyamos biestables síncronos, vamos a hacerlo usando
como base biestables asíncronos.
1 3
4
2
• Funcionamiento:
• Si CLK=0 ⇒ las salidas de NAND 1 y 2 = 1 , independientemente de los valores de R y
S ⇒ las salidas de NAND 3 y 4 no cambian ⇒ Q(t)=Q(t+1)
• Si CLK=1 ⇒ las salidas de NAND 1 y 2 dependen de R y S:
Si R = 0 y S = 1 ⇒ R = 1 y S = 0 ⇒ Q(t + 1) = 1 (set)
Si R = 1 y S = 0 ⇒ R = 0 y S = 1 ⇒ Q(t + 1) = 0 (reset)
Si R = 01 y S =01 ⇒ R =10 y S =10 ⇒ Q(t + 1) = Q(t ) (mantiene el estado)
23
• Esquema circuital:
R Q R Q
CLK CLK
S Q S Q
SÍNCRONO ACTIVO POR NIVEL ALTO SÍNCRONO ACTIVO POR FLANCO ASCENDENTE
R Q R Q
CLK
CLK
S Q
S Q
SÍNCRONO ACTIVO POR NIVEL BAJO
SÍNCRONO ACTIVO POR FLANCO DESCENDENTE
• Tablas de transición (activos por nivel alto – flanco ascendente):

R S CKflanco Q(t+1)
R S CLKnivel Q(t+1)
0 0 0 Q(t)
Cuando el reloj no está activo, 0 0 Q(t)
0 1 0 Q(t)
el biestable mantiene el estado 0 1 Q(t)
1 0 0 Q(t)
anterior en memoria 1 0 Q(t)
1 1 0 Q(t)
1 1 Q(t)
0 0 1 Q(t)
0 0 ↑ Q(t)
0 1 1 1
Funciona con la lógica del 0 1 ↑ 1
1 0 1 0
biestable RS asíncrono 1 0 ↑ 0
1 1 1 No
1 1 ↑ No
permitida
permitida
24
• Ejemplo: Diagrama de tiempos para un biestable RS síncrono con
sincronismo por nivel alto.
1 2 3 4 5 6 7 8
25
Ejemplo: Diagrama de tiempos (activo por flanco ascendente):
Sólo considera el
estado de las
entradas
en el momento de
ocurrir
el flanco
• Ejemplo: Diagrama de tiempos (activo por flanco descendente):
0 1 0 0
0 0 1 0
1 2 3 4 5 6 7 8 26
BIESTABLE RS SÍNCRONO ACTIVO POR NIVEL BIESTABLE RS SÍNCRONO ACTIVO POR FLANCO
DETECTOR DE FLANCOS DE SUBIDA: DETECTOR DE FLANCOS DE BAJADA:
Retardo ocasionado por

la puerta NOT
27
• Los biestables síncronos (tanto activos por flanco como por nivel) suelen
tener unas entradas asíncronas denominadas PRESET y CLEAR que
activan o desactivan el biestable.
PRESET
R Q
CLK
S Q
CLEAR
• Tabla de transición (activo por flanco ascendente):
Activas a nivel bajo Entradas Salidas
Preset Clear CLK R S Q(t+1) Q(t+1) Cuando se activan las entradas

asíncronas PRESET o CLEAR
0 1 X X X 1 0
el estado del biestable cambia aunque
1 0 X X X 0 1
No pueden activarse el sincronismo (flanco en este caso)
ambas al mismo 0 0 X X X No permitida no esté activo.
tiempo
1 1 X X Q(t) Q(t)
1 1 ↑ 0 0 Q(t) Q(t)
1 1 ↑ 0 1 1 0
Operación normal
1 1 ↑ 1 0 0 1
1 1 ↑ 1 1 No permitida 28
• Ejemplo: diagrama de tiempos (RS activo por flanco descendente con
entradas de PRESET y CLEAR):
29
4.3.2. Biestable JK síncrono
• Circuito lógico (para el modelo activo por CLK a nivel alto):
J Q J Q
CLK CLK
K Q K Q
Disparado por nivel alto Disparado por flanco ascendente
También tiene sus versiones con disparo por nivel bajo y por flanco
descendente.
30
• Tabla de transición simplificada (para el sincronizado por flanco

positivo):
J K CLK Q(t+1)
X X Q(t)
0 0 ↑ Q(t)
0 1 ↑ 0
1 0 ↑ 1
1 1 ↑ Q(t)
31
4.3.3. Biestable D
• Este tipo de biestable sólo existe como modelo síncrono.
• Podemos encontrarlo con sincronismo disparado por nivel (latch D) o por
flanco (flip-flop D).
• Circuito lógico (para el modelo activo por CLK a nivel alto):
• Tabla de transición simplificada (sincronizado por CLK a nivel alto):

D CLK Q(t+1)
X 0 Q(t)
0 1 0
Q(t + 1) = D
1 1 1
32
• Funcionamiento: Cuando la señal de sincronismo está activa, el biestable
transmite a su salida la información disponible en su entrada D. En caso
contrario, se mantiene la información en memoria (enclavamiento).
• Tabla de transición completa (para el modelo sincronizado por CLK a nivel
alto):
CLK D Q(t) Q(t+1)

D CLK Q(t+1)
0 X 0 0
X 0 Q(t) Q(t + 1) = Q(t)
0 X 1 1
0 1 0
Q(t + 1) = D 1 0 0 0
1 1 1 Q(t + 1) = D
1 0 1 0
1 1 0 1
Q(t + 1) = D
1 1 1 1
Disparado por nivel (latch ): Disparado por flanco (flip-flop):
D Q D Q
CLK CLK
Q Q
33
• Tabla de excitación (para el modelo sincronizado por CLK a nivel alto):
Q(t) Q(t+1) D
0 0 0
0 1 1
1 0 0
1 1 1
34
• Ejemplos: diagrama de tiempos biestable D síncrono por nivel (latch D)
alto:
• Ejemplo: diagrama de tiempos del biestable D síncrono por flanco (flip-flop
D) de subida:
donde tpd representa el retardo de propagación (en todas las figuras
anteriores no lo hemos considerado). 35
4.3.4. Biestable T
• Este biestable sólo lo encontraremos con sincronismo por flanco.
• Tabla de transición simplificada:
T CLK Q(t+1)
0 ↑ Q(t)
1 ↑ Q(t)
X Q(t)
• Funcionamiento:
• Si CLK está activo y T=0, entonces Q(t+1)=Q(t)
• Si CLK está activo y T=1, entonces Q(t+1)=Q(t)
• Si CLK está inactivo, entonces Q(t+1)=Q(t)
Para situarlo en cualquier momento a 0 o a 1 se utilizan las entradas
asíncronas PRESET y CLEAR.
Disparado por flanco ascendente: Disparado por flanco descendente:
T Q T Q
CLK Q CLK Q 36
• Tabla de transiciones (ejemplo: biestable T síncrono por flanco
ascendente): Entradas Salidas
Preset Clear CLK T Q(t) Q(t+1)

PRESET
0 0 X X X No permitida
0 1 X X X 1
T Q 1 0 X X X 0
CLK 1 1 X 0 0
Q 1 1 X 1 1
1 1 ↑ 0 0 0
CLEAR
1 1 ↑ 0 1 1
1 1 ↑ 1 0 1
1 1 ↑ 1 1 0
• Ejemplo: Diagrama de tiempos biestable T síncrono por flanco ascendente
Las entradas PRESET y

CLEAR pueden actuar
sobre el biestable en
cualquier momento al ser
asíncronas.
37
• Aplicaciones:
• Para construcción de contadores.
• Para construcción de un divisor de frecuencia:
Para ello situaríamos T=1 → Q(t+1)=Q(t) → La señal Q tendrá la
mitad de frecuencia que la señal de reloj.
T ="1"
Q
CLK
Q
T CLK Q(t+1)
0 ↑ Q(t)
1 ↑ Q(t)
X Q(t)
• El biestable tipo T no suele encontrarse comercialmente. Se puede

construir a partir de otros biestables.
38
4.4. OBTENCIÓN DE UNOS BIESTABLES A PARTIR DE OTROS

• En este apartado vamos a diseñar la función lógica de entrada a aplicar a
un biestable del que dispongamos para que realice la misma función que
otro modelo deseado.
• Para ello debemos escribir la tabla de transiciones del biestable a
conseguir y, a partir de ella, obtener la tabla de excitación del biestable
disponible.
• Ejemplo: obtener un biestable T a partir de un biestable JK.
39
4.5. ESTRUCTURA MAESTRO- ESCLAVO
• En los biestables asíncronos, al procesar todos los cambios que tienen lugar en
sus entradas, pueden provocar problemas de inestabilidad en su funcionamiento,
como nos muestra el ejemplo siguiente:
Retardo provocado
por la puerta NOT Retardo provocado
por la puerta NOT
Estados no
deseables de las
salidas
• En los dos circuitos anteriores hemos aplicado la misma secuencia de entradas,
pero observamos que el sincronismo por flanco del biestable de la derecha elimina
los problemas. El sincronismo siempre es beneficioso y deseable.
40
• La estructura Maestro- Esclavo (Master- Slave) constituye una protección

contra los picos de tensión en las entradas y problemas de sincronismo.
• Los biestables disparados por pulsos, se denominan biestables maestro-
esclavo. Un biestable maestro-esclavo está formado por varias puertas y
flips-flops conectados de manera que se usa el pulso completo de reloj
(tiempo que el reloj está a nivel alto) para transmitir el dato de la entrada a
la salida.
41
Biestable Maestro-Esclavo RS
• La señal de reloj controla al maestro, se invierte y controla al esclavo. Así,
cuando CLK=1 (reloj alto) el maestro registra los datos presente en las
entradas RS, permaneciendo inhibido el esclavo, por lo que no hay
transferencia de información al mismo. Con el reloj en nivel bajo (CLK=0) el
maestro se inhibe, no hay modificaciones en sus salidas, y éstas actúan
como entradas al esclavo, transfiriéndose su estado a la salida del mismo.
O sea, la entrada sólo se transfiere a la salida cuando ha terminado el
pulso (como si fuera disparado por un flanco de bajada), pero se pueden
detectar los cambios producidos en la entrada mientras que CLK=1.
42
Biestable Maestro-Esclavo JK

• La construcción de un flip-flop maestro-esclavo JK se realiza a partir de
dos biestables SR con entrada de habilitación conectados en cascada, de
forma que la señal de reloj entra al biestable maestro y la señal de reloj
complementada entra al esclavo.
43
• Ejemplo: biestable JK Maestro- Esclavo (el más empleado).

Biestable Maestro-Esclavo
44
• Ejemplo: biestable JK Maestro- Esclavo.
Los datos se sincronizan

en el flanco negativo de la
…y se t ransfieren a la salida
señal de reloj ( en este caso
en el siguiente f lanco positivo
J=1 y K=0)…
(como J=1 y K=0 entonces
Q=1).
45
4.6. REGISTROS
§ Un registro es un circuito digital con dos funciones básicas: almacenamiento de
datos y movimiento de datos. Están formados por un conjunto de biestables
que comparten las mismas señales de control (reloj, clear, etc).
§ Funciones básicas:
§ Almacenamiento de datos (tipo D)
Cada entrada D se conecta a una línea de entrada de información y cada
salida Q se conecta a una línea de salida de información.
§ Registros de desplazamiento
Son registros en los cuales la información contenida en un biestable puede
ser transferida al biestable adyacente. La transferencia se realiza en
todos los biestables simultáneamente. Están conectados en cascada. La
nueva información en el primer biestable se toma de una entrada, y la
información del último biestable se pierde.
46
4.7.1 Almacenamiento de datos
§ Se aplica un 1 a la entrada de datos y un impulso de reloj que hace que se almacene el
1, pasando el flip-flop a estado SET. Cuando se elimina el 1 de la entrada, el flip-flop
permanece en dicho estado SET, quedando almacenado el 1. El procedimiento que se
utiliza para almacenar un 0 es similar y pone en estado RESET al flip-flop.
47
4.7.2 Registros de desplazamiento

§ Suponiendo registros de 4 bits, los posibles movimientos de datos en los registros de
desplazamiento son:
48
a) Registros de desplazamiento : Entrada serie, salida serie
49
50
51
52
b) Registros de desplazamiento : Entrada serie, salida paralelo
53
c) Registros de desplazamiento : Entrada paralelo, salida paralelo
54
d) Registros de desplazamiento: Entrada paralelo, salida serie
55
56
e) Registros de desplazamiento bidireccionales
Un nivel ALTO en la entrada de control RIGHT/LEFT (derecha/izquierda) permite a
los bits de datos que están dentro del registro desplazarse hacia la derecha, y un
nivel BAJO hace que se desplacen hacia la izquierda.
57
4.8. CONTADORES
• Un contador es un registro que pasa por una secuencia predeterminada de
estados al aplicársele pulsos de reloj.
• Se construyen mediante combinaciones de flip-flops conectados entre si,
normalmente del tipo T o J-K.
• Tipos de contadores:
• Asíncrono: La salida del biestable es la entrada
de reloj del biestable siguiente. Los biestables que
forman el contador evolucionan uno tras otro, de
La señal de reloj se
conecta sólo al
forma asíncrona, no todos a la vez. Estos llevan
primer biestable. una secuencia consecutiva que se repite
indefinidamente.
• Síncrono: La señal de reloj se conecta a todas
las entrada de reloj de los biestables. . Los
biestables que forman el contador evolucionan a
la vez. Estos se utilizan cuando los estados por
los que pasan (secuencia) no son correlativos.
58
4.8.2. Contadores asíncronos
Asíncrono: la entrada de reloj se

conecta sólo al primer biestable y
la salida de éste se conecta a la
entrada de reloj del siguiente
biestable, y así sucesivamente
0 1 0 1 0
0 0 1 1 0
0d 1d 2d 3d 0d
Nuevo ciclo
59
1. Calcular n (número de biestables (flip-flops) necesarios)
2 𝑛−1 < 𝑁 ≤ 2 𝑛
Siendo N = Número de estados (0 ... N-1)
2. Conectar las entradas de reloj de todos los biestables.
3. Conectar las entradas de todos los biestables a "1" lógico.

Biestables T: conectando T="1"
Biestables J-K: conectando J=K="1"
Ambos tipos podrán tener o no entradas asíncronas de PRESET Y CLEAR.
60
4.8.2.2. Ejemplos:
•Diseña el circuito y cronograma de un contador asíncrono de 2 bits, con cuenta
ascendente. Utilizar biestables J-K activos por flanco de subida.
1. Calcular el número de biestables: 2𝑛−1< 4 ≤ 2𝑛 à 𝑛 ≥ 2
0 1 0 1 0
0 0 1 1 0
61
4.8.2.2. Ejemplos:
•Modifica el circuito del ejemplo anterior para que los biestables sean activos por flanco
de bajada.
1. Calcular el número de biestables: 2𝑛−1< 4 ≤ 2𝑛 à 𝑛 ≥ 2
62
4.8.2.2. Ejemplos:
•Diseña el circuito y cronograma de un contador asíncrono que realice la secuencia
0,1,2,3,4,5,6,7,0,1,2,...(Contador asíncrono de 3 bits). Utilizar biestables J-K activos por
flanco de subida.
0
1
0
1
63
4.8.2.2. Ejemplos:
•Diseña un circuito contador asíncrono de décadas que realice la secuencia
0,1,2,3,4,5,6,7,8,9,0,1,2,... (secuencia truncada) Con biestables J-K activos por flanco
de bajada.
1. Calcular el número de biestables: 𝑛≥4
2. Conectar las entradas de reloj de todos los biestables a las salidas Q
Con 4 bits podríamos contar de 0 a 15.

Como deseamos contar sólo desde 0 a 9
es necesario reiniciar el proceso cuando
lleguemos a 9. Para ello utilizamos las
entradas CLR, empleando una puerta
lógica (NAND) que las active.
64
4.8.2.2. Ejemplos.
¿Cómo truncar la secuencia?
OPCIÓN A)
•Si los biestables tienen entrada asíncrona CLEAR:
- Escribir el número N en binario (número de estados).
- Conectar las salidas Q con valor 1 de los biestables a una puerta NAND.
- Conectar la salida de la puerta NAND a las entradas CLEAR de todos los
biestables.
•Si los biestables tienen entrada asíncrona PRESET:
• - Escribir el número (N – 1) en binario (estado final).
- Conectar las salidas Q con valor 1 de los biestables a una puerta NAND.
- Conectar la salida de la puerta NAND a las entradas PRESET de todos los
biestables.
65
4.8.2.2. Ejemplos.
Nota: Si tenemos biestables con las dos entradas asíncronas PRESET y CLEAR
podemos utilizar cualquiera de los dos métodos. Si estas entradas se activan a nivel
bajo lo hacemos como hemos descrito;; si se activan por nivel alto, utilizaremos una
puerta AND en lugar de la NAND.
66
4.8.2.2. Ejemplos.
OPCIÓN B)
Teniendo en cuenta la señal de reloj:
- Escribir el número (N – 1) en binario (estado final).
- Conectar las salidas Q con valor 1 de los biestables junto con la señal de reloj
a una puerta NAND.
- Conectar la salida de la puerta NAND a las entradas PRESET (o CLEAR)
del resto de los biestables.
Estado indeseable
67
4.8.2.2. Ejemplos.
OTRAS OPCIONES
Utilizar puertas NAND (u otras) de tantas entradas como se necesiten, conectadas a
las salidas afirmadas o negadas de los biestables que convengan. Incluso se puede
inicializar en cualquier otro número que no sea 0, usando las entradas asíncronas de
PRESET y CLEAR que sean necesarias.
Ejemplo: Contador asíncrono en sentido ascendente entre 4 y 12.
La puerta dará salida 0 sólo cuando

detecte 13 y ese 0 forzará el 4
colocándolo a las entradas asíncronas
de CLEAR de QA, QB y QD, y a la
entrada de PRESET de QC, suponiendo
que son activas a nivel bajo.
68
4.8.2.3. Problema: Retardo en la propagación.
• Todos los contadores asíncronos presentan el problema de la acumulación del
retardo de propagación, ya que se va transfiriendo de un biestable al siguiente.
• Para algunas aplicaciones estos retardos pueden ser inaceptables.
• Este problema puede solucionarse mediante la utilización de los contadores
síncronos.
69
4.8.2.3. Problema: Retardo en la propagación.
•Este problema limita la frecuencia máxima de reloj con la que el contardor es capaz de
funcionar correctamente:
Ejercicio: Contador asíncrono binario de 4 bits, disparado por flanco negativo y con un
retardo de propagación de 10 nanosegundos (ns). Dibujar un diagrama de tiempos que
muestre la salida Q de cada uno de los flip-flops y determinar el retardo de propagación
total desde el flanco de disparo de un impulso de reloj hasta que pueda producirse el
cambio correspondiente en el estado de Q3. Determinar también la frecuencia máxima
de reloj a la que puede funcionar el contador.
70
4.8.3. Contadores síncronos
•Todos los biestables utilizan la misma señal de reloj. Eliminan el problema del retardo
de propagación.
•Presentan una estructura más compleja.
•Su diseño se basa en crear una tabla de verdad cuyas entradas son los estados por
los que debe pasar el contador y sus salidas los estados que deben tener las entradas
de los biestables para que conmuten de forma adecuada.
•Tablas de excitación à
71
Contador síncrono binario de dos bits: 0, 1, 2, 3, 0, 1, 2, 3, 0, …
Contador síncrono binario de tres bits: 0, 1, 2, 3, 4, 5, 6, 7, 0, 1, 2, 3, …
72
Contador síncrono binario de décadas: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 0, 1, …
73
0. Calcular n (el número de biestables (flip-flops) necesarios)
2 𝑛−1 < 𝑁 ≤ 2 𝑛 siendo N = Número de estados (0 … N-1)
1.Construimos la tabla de estados. Esta tabla enumera cada estado del contador
(estado actual) junto con el correspondiente estado siguiente.
2.Construimos una tabla de transiciones y excitaciones correspondientes a las
entradas del biestable utilizado.
3.Utilizando estas tablas, construimos la tabla de transiciones y excitaciones del
contador.
4.Simplificar por Karnaugh las funciones lógicas obtenidas. Las tablas de Karnaugh
se pueden obtener directamente de la tabla anterior.
5.Realización del circuito a partir de las funciones simplificadas.
6.Comprobar el funcionamiento realizando un cronograma.
74
•Diseñar un contador de módulo 5 (de 0 a 4) con biestables J-K
0. Tenemos 5 posibles estados (N=5), por tanto necesitamos n=3 biestables.
1. Tabla de estados
2. Tabla de excitaciones para el flip-flop J-K
75
3. Tabla de transiciones del contador módulo 5
4. Etapa final: diseño de circuitos para cada entrada
76
5. Implementar la lógica a partir de las expresiones de las entradas J y K y conectar los
flip-flop para conseguir un contador de módulo 5
77
4.8.3.2. Ejemplo: Contador síncrono bidireccional
Un contador ascendente/descendente (up/down) es aquel capaz de progresar en
cualquier dirección a lo largo de una cierta secuencia. La mayoría de los contadores
ascendentes/descendentes pueden invertirse en cualquier punto de su secuencia.
Analizando Q : 0
Analizando Q : 1
Analizando Q :
2
J = K =1
0 0
J0 = K0 =1
78
Un contador basado en un registro de desplazamiento es básicamente un registro de
desplazamiento con la salida serie realimentada a la entrada serie, de modo que se
generen secuencias especiales.
Los tipos más comunes:
• Contador Johnson
• Contador en anillo
79
Contador Johnson
•En un contador Johnson, el complemento de la salida del último flip-flop se conecta
a la entrada D del primer. Esta realimentación permite generar una secuencia de
estados característica.
• En general, un contador Johnson generará un módulo de 2n, donde n es el número
de etapas del contador. En el ejemplo, la secuencia de 4 bits tiene un total de ocho
estados, o patrones de bits.
80
Contador Johnson
81
Contador en anillo
•El contador en anillo utiliza un flip-flop para cada estado de su secuencia. Tiene la
ventaja de que no se requieren puertas de decodificación.
•En la figura se muestra un diagrama lógico para un contador en anillo de 10 bits.
Inicialmente, se presenta un 1 en el primer flip-flop, y se borran los restantes flip-flops.
Las diez salidas del contador indican directamente el valor decimal de la cuenta de los
impulsos de reloj. Por ejemplo, un 1 en Q0 representa un cero, un 1 en Q1 indica uno,
un 1 en Q2 corresponde a dos en decimal…
82
Contador en anillo
83

Tema 4 Circuitos Secuenciales 2020-2021pdf

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Tema 4 Circuitos Secuenciales 2020-2021pdf

Cargado por

Copyright:

Formatos disponibles

Escuela Politécnica Superior de Elche

TEMA 4: CIRCUITOS SECUENCIALES.

Javier Rubiato Brotóns / José Antonio Palazón

Tema 4: Circuitos Secuenciales.

4.8.3. Contadores Síncronos

ÍNDICE UNIDAD 4 CONTINUACIÓN 2

4.1.1. Circuitos secuenciales. Biestables

Los valores de las salidas

Se construyen con puertas

Se observa la existencia de realimentación. Ello

4.1.2. Sistemas secuenciales síncronos y asíncronos

Sistema secuenciales síncronos (conceptos):

• Simbología utilizada: • Simbología utilizada:

CLK CLK CLK CLK

4.1.3. Clasificación de los biestables

Latches (Cerrojos) Flip-­Flops (Básculas)

Asíncronos Síncronos por nivel: Síncronos por flanco:

• Tabla de transición simplificada: R S Q(t+1)

• Implementación de un biestable RS:

Tabla de verdad (NOR):

• Tabla de transición completa:

• Ejemplo de aplicación de un biestable asíncrono RS: arranque y

• El biestable RS también se puede encontrar con entradas activas a

• Tabla de transición simplificada:

TABLA DE TRANSICIÓN SIMPLIFICADA: TABLA DE EXCITACIÓN DEL BIESTABLE :

4.2.2. Biestable asíncrono JK

01 0 0 Q(t + 1) = J ⋅ Q(t ) + K ⋅ Q(t )

• Tabla de excitación:

4.3. BIESTABLES SÍNCRONOS

• En los biestables síncronos hay dos entradas asíncronas: PRESET y

• Tablas de transición (activos por nivel alto – flanco ascendente):

• Ejemplo: Diagrama de tiempos (activo por flanco descendente):

Retardo ocasionado por

• Tabla de transición (activo por flanco ascendente):

Activas a nivel bajo Entradas Salidas

Preset Clear CLK R S Q(t+1) Q(t+1) Cuando se activan las entradas

Disparado por nivel alto Disparado por flanco ascendente

• Tabla de transición simplificada (para el sincronizado por flanco

• Tabla de transición simplificada (sincronizado por CLK a nivel alto):

CLK D Q(t) Q(t+1)

Preset Clear CLK T Q(t) Q(t+1)

• Ejemplo: Diagrama de tiempos biestable T síncrono por flanco ascendente

Las entradas PRESET y

• El biestable tipo T no suele encontrarse comercialmente. Se puede

4.4. OBTENCIÓN DE UNOS BIESTABLES A PARTIR DE OTROS

• La estructura Maestro-­ Esclavo (Master-­ Slave) constituye una protección

Biestable Maestro-­Esclavo JK

• Ejemplo: biestable JK Maestro-­ Esclavo (el más empleado).

• Ejemplo: biestable JK Maestro-­ Esclavo.

Los datos se sincronizan

4.7.1 Almacenamiento de datos

4.7.2 Registros de desplazamiento

a) Registros de desplazamiento : Entrada serie, salida serie

b) Registros de desplazamiento : Entrada serie, salida paralelo

c) Registros de desplazamiento : Entrada paralelo, salida paralelo

d) Registros de desplazamiento: Entrada paralelo, salida serie

e) Registros de desplazamiento bidireccionales

Asíncrono: la entrada de reloj se

3. Conectar las entradas de todos los biestables a "1" lógico.

3. Conectar las entradas de todos los biestables a "1" lógico.

3. Conectar las entradas de todos los biestables a "1" lógico.

Con 4 bits podríamos contar de 0 a 15.

La puerta dará salida 0 sólo cuando

2. Tabla de excitaciones para el flip-­flop J-­K

Latches (Cerrojos) Flip-Flops (Básculas)

• La estructura Maestro- Esclavo (Master- Slave) constituye una protección

Biestable Maestro-Esclavo JK

• Ejemplo: biestable JK Maestro- Esclavo (el más empleado).

• Ejemplo: biestable JK Maestro- Esclavo.

2. Tabla de excitaciones para el flip-flop J-K