Automatización

Facultad de Mecánica

Funciones Lógicas – Lógica Combinacional

Sergio Enrique Ramírez Moreno

 CONTENIDOS

• Ventjas y desventajas de los sistemas electroneumáticos.

• Controladores lógicos Programables (PLC)
• Álgebra de Boole
• Funciones Lógicas
• Clasificación de circuitos lógicos
• Análisis de algunos circuitos importantes
• Mapas de Karnaugh
• Diseño de circuitos combinacionales

componentes electroneumáticos
Ventajas
Buena parte de la simbología es la misma
que los sistemas neumáticos
Los elementos de trabajo final son iguales
que los neumáticos
Mayor durabilidad de los componentes
Sistemas más compactos
Facilidad para una transición a lógica
programada.
Ventajas y desventajas de los
Desventajas
El flujo de la señal no se muestra en un solo
diagrama, sino que se ve en dos circuitos
diferentes (el neumático y el eléctrico)
Debe existir una fuente de energía eléctrica
cercana al circuito de control
No son aptos para ambientes explosivos por
las chispas que generan los relés
Riesgos eléctricos adicionales
Costos adicionales en fuentes reguladas
(24V, que es el estándar en automatización)
 Programadores Lógicos
Programables (PLC)

Definición y Estructura General

• La función de un PLC es la misma que cumple la etapa de procesamiento de señales de un sistema
neumático o electroneumático, pero es más flexible y tiene mayores funcionalidades (cálculos
matemáticos, memoria)
• Áreas de aplicación: Cuando se necesita ajustar en una máquina ciertos parámetros, se debe
reprogramar con frecuencia o el circuito electroneumático o neumático es muy complejo.
• Un PLC es un computador especializado para cumplir una tarea de control (para esta materia, un
control lógico secuencial)
• Definición formal: “Es un sistema electrónico digital que se usa en un ambiente industrial, el cual usa
una memoria programable para el almacenamiento interno de instrucciones orientadas al usuario
para implementar funciones específicas tales como ecuaciones lógicas, secuencias, temporizadores,
contadores, y operaciones aritméticas, con el fin de controlar, a través de sus entradas y salidas
digitales o analógicas diversos tipos de máquinas o procesos.” (IEC61131-1)
 Programadores Lógicos
Programables (PLC)

Definición y Estructura General

Ciclo de ejecución de un programa de PLC.
 Programadores Lógicos
Programables (PLC)

Estructura General y funcionamiento

Hardware: Corresponde al chasís y al circuito electrónico del equipo
Firmware: Corresponde al sistema operativo que provee el fabricante para garantizar el arranque y la ejecución de las rutinas básicas
del sistema.
Software: Es el programa que desarrolla el usuario de PLC.
Memoria: Espacio donde se almacena el firmware y el software. Las variables temporales se almacenan en la memoria RAM (volátil). El
programa del usuario y el firmware se almacena en memoria FLASH (antiguamente, EEPROM)
Procesamiento cíclico: Normalmente, un programa tiene un principio y un fin. En el caso de los PLC, el programa se procesa
cíclicamente de la siguiente forma:
1. El estado de las entradas y salidas se almacena en una tabla, antes de revisar la primera línea de código.
2. El PLC analiza línea por línea el programa almacenado en memoria. Este tiempo es muy pequeño (entre unos microsegundos a
100ms, dependiendo del PLC y el tamaño del programa), pero para fines prácticos se asume que el PLC analiza todas las líneas de
forma simultánea.
3. El PLC actualiza el estado de las salidas de acuerdo con el programa.
4. EL PLC repite el ciclo (es decir, vuelve al paso 1). El tiempo en el que el PLC tarda en hacer un ciclo es el tiempo de ciclo o tiempo
de scan.
Lo anterior significa que pulsos de una duración menor que el tiempo de ciclo no serán reconocidos y que puede haber un retraso de
uno o dos ciclos para que se actualice el valor de una salida. También que en aplicaciones críticas, el orden de ciertas instrucciones
puede ser muy importante.
 Programadores Lógicos
Programables (PLC)
Nota: 1 bit = 1 dígito binario (Binary Digit); 0 ó 1.
Entradas, salidas y memorias 1 byte = 8 bits ; 1 Word = 2 bytes = 16 bits
Los programas del usuario sólo pueden acceder a los espacios en memoria donde el PLC guarda el estado de las
entradas, salidas y variables internas del programa. Las letras para identificar cada uno de estos datos se encuentra
normalizado en la norma IEC 1131-3. Sin embargo, la ubicación física y lógica varía de acuerdo con el fabricante. La
convención más común es establecer una convención numérica jerárquica separada por puntos, en donde el número
que se encuentra en la izquierda representa el número del módulo y el número a la derecha (después del punto) un
código que identifica una entrada, salida o memoria en particular. El código puede variar si el tipo de dato de la variable
es diferente a la de tipo bit. Si se busca acceder a una dirección de forma directa se usa el operador %. En la actualidad,
se prefiere el uso de etiquetas, que relacionan un nombre arbitrario de una variable con una dirección. NOTA: las
direcciones directas en FESTO y Siemens están en rojo.
Designación Tipo Tamaño de Ejemplos Designació Tamaño de Ejemplo Designació Tamaño de Ejemplo
dato n dato n dato
I Entrada 1 bit I12, %IX2.1, %I2.1, IB 1 byte %IB10 IW 1 word %IW18
(Input) I2.1
Q Salida 1 bit Q1, %QX1.1, %Q1.1, QB 1 byte %QB8 QW 1 word %IQ20
(Output) Q1.1,
M Memoria 1 bit M3, %MX3.1, %M3.1, MB 1 byte %MB1 MW 1 word %MW17
(Memory) M3.1
 Programadores Lógicos
Programables (PLC)
Fuente: introduction to PLC programmming,
Tipos de datos FESTO. B-68

Palabra clave Tipo de dato Rango de valores

BOOL Variable Booleana 0ó1
SINT Entero corto 0 a 255
INT Entero -32768 a 32767
DINT Entero doble -2147483648 a 2147483647
UINT Entero sin signo 0 a 65535
REAL Coma flotante +/-2.9E-39 a +/-3.4E+38
TIME Variables de tiempo Depende plataforma EJ: TIME#18ms
STRING Cadenas de caracteres Depende plataforma
 Álgebra de Boole

• Desarrollada por George Boole en 1854, donde desarrolló un sistema de reglas que le permitían
expresar, manipular y simplificar problemas lógicos y filosóficos cuyos argumentos admiten dos
estados (verdadero o falso) por procedimientos matemáticos (padre de las ciencias de la
computación).
• Variable booleana: Variable que sólo puede tener dos valores (VERDADERO o FALSO, ON u OFF, “1” o
“0”)
• Claude Shannon aplicó el álgebra de Boole en su tesis de maestría como metodología para el diseño
de circuitos digitales con relés (“A symbolic analysis of relay and switching circuits”, 1938)
• Los circuitos digitales se dividen en dos grandes tipos:
– Combinacional: Aquellos cuyas salidas dependen únicamente de sus entradas.
– Secuencial: Aquellos cuyas salidas dependen tanto de sus entradas como del comportamiento
previo de mi circuito (estado previo).
 Funciones lógicas y representación
de circuitos digitales

• Operaciones lógicas básicas (análogas a las funciones aritméticas) con las cuales se
pueden realizar operaciones con el álgebra de Boole.
• Existen tres representaciones de una función lógica:
– Expresión lógica booleana
– Tabla de verdad
– Diagrama esquemático (lógica cableada o programada)
• Los procesos que se utilizan en circuitos digitales son:
– Análisis: A partir de un diagrama esquemático obtener la ecuación lógica que describe el
circuito
– Diseño o síntesis: A partir de un problema o tabla de verdad obtener el diagrama
esquemático
• Nota: Las tablas de verdad y demás información de las familias lógicas fue tomada de Wikipedia: https://es.wikipedia.org/wiki/Puerta_l%C3%B3gica
 Cadena de mando o niveles de un
sistema neumático y
electroneumático

NOTA: Los circuitos desarrollados por el

álgebra de Boole se clasifican en dos tipos:
• Circuitos combinacionales: Sus salidas
dependen únicamente de sus entradas
• Circuitos secuenciales: sus salidas
dependen tanto de sus entradas como
de la configuración previa del circuito
(estados previos)
 Función lógica Búffer o SI

a) Notación eléctrica (switches)

F F F
b) Símbolo IEEE/IEC o Europeo
c) Símbolo ANSI o Americano
Ejemplo eléctrico
Ecuación lógica: NOTA: La variable de
entrada A corresponde al
estado del switch (0, no
Tabla de verdad: presionado; 1, pulsador
presionado), mientras que
la variable de salida F
corresponde a la presencia
o no de corriente eléctrica
 Función lógica inversa, complemento
o NOT
a) Notación eléctrica (switches)
F
b) Símbolo IEEE/IEC o Europeo
c) Símbolo ANSI o Americano

Ecuación lógica: 𝐹 = 𝐴ҧ = 𝐴′ Ejemplo

eléctrico
Tabla de verdad:
 Función lógica AND

a) Notación eléctrica (switches)

F
b) Símbolo IEEE/IEC o Europeo
c) Símbolo ANSI o Americano

Ecuación lógica: Ejemplo

eléctrico
Tabla de verdad:
 Función lógica NAND (NOT AND)

a) Notación eléctrica (switches)

F
b) Símbolo IEEE/IEC o Europeo
c) Símbolo ANSI o Americano

Ecuación lógica:

Tabla de verdad:
 Función lógica OR

a) Notación eléctrica (switches)

F
b) Símbolo IEEE/IEC o Europeo
c) Símbolo ANSI o Americano

Ecuación lógica:

Tabla de verdad:
Ejemplo
eléctrico
 Función lógica NOR (NOT OR)

a) Notación eléctrica (switches)

F
b) Símbolo IEEE/IEC o Europeo
c) Símbolo ANSI o Americano

Ecuación lógica:

Tabla de verdad:
 Función lógica OR-Exclusiva (XOR)

F
a) Notación eléctrica (switches)
b) Símbolo IEEE/IEC o Europeo
c) Símbolo ANSI o Americano
Ejemplo eléctrico
Ecuación lógica:

Tabla de verdad:

Ejemplo
eléctrico
 Función lógica NOR-Exclusiva (XNOR)

a) Notación eléctrica (switches)

F
b) Símbolo IEEE/IEC o Europeo
c) Símbolo ANSI o Americano
a) b) c)

Ecuación lógica: =
Tabla de verdad:
 Operació Lógica Lógica Lógica combinacional neumática
n lógica combinacional combinacional con
con compuertas lógica de contactos
digitales
NOT

Válvula normalmente Abierta (NO)

Funciones Lógicas en OR

automatización
AND

NOR

https://www.youtube.com/watch?v=T3-3Y8gDbPA
http://www.rsc.org/suppdata/LC/b9/b904354c/b904354c.pdf
NAND

XOR
 Lenguaje Ladder (LD)

Contacto normalmente
Definición y convenciones abierto
• Es similar a dibujar un diagrama eléctrico y fue el primer lenguaje de Contacto normalmente
programación de PLC. cerrado
bobina
• Consiste en dos líneas verticales que representan las líneas de
alimentación (positivo y tierra). Los circuitos se conectan por medio de
líneas horizontales (escalones o rungs, en inglés), entre las dos líneas
verticales.
• Cada escalón del diagrama Ladder o escalera representa una operación
del sistema de control o función booleana
• Los diagramas se leen de izquierda a derecha y de arriba hacia abajo.
• Cada escalón debe iniciar con una o varias entradas (contactos) y finalizar
con al menos una salida (bobina)
• Los contactos se representan en su condición normal
• Un componente puede aparecer varias veces en el mismo diagrama
(¡OJO! Revisar si esto genera problemas)
• Todas las entradas y salidas están identificadsa por un nombre de variable
o una dirección.
 Lenguaje Bloque de funciones (FB)

Definición y convenciones
• Es similar a dibujar un diagrama electrónico con compuertas lógicas, usando el estándar
Europeo.
• No hay un orden de lectura, aunque comúnmente se suele leer de izquierda a derecha y
de arriba hacia abajo.
• Notación más compacta que el lenguaje LADDER, aunque poco frecuente en Colombia.
• Relación entre entradas y salidas. (Diagrama de bloques)
• Muchos de los bloques avanzados de LADDER son diagramas de Bloques (temporizadores,
contadores, bloques de operaciones aritméticas)
Información Adicional: https://www.youtube.com/watch?v=BJqUO0FQDZY ,
https://www.plcacademy.com/function-block-diagram-programming/
 Análisis de circuitos combinacionales
Ejercicio: Halle la expresión lógica del siguiente
circuito neumático y conviértalo en un circuito
electroneumático (accionamiento directo e indirecto
o pilotado), así como en LADDER y FBD

Y
A B 𝑌 =𝐴∗𝐵
 Análisis de circuitos combinacionales

NOTA: Bloque de Funciones (FB o FBD, Function

Block Diagram)
𝑌 =𝐴∗𝐵

Diagrama en Fluidsim

Lógica programada (programa)

Diagrama LADDER (CODESYS)
Análisis de circuitos combinacionales

Ejercicio: Halle la expresión lógica del

siguiente circuito neumático y conviértalo en
un circuito electroneumático (accionamiento
directo e indirecto o pilotado), así como en
LADDER (en CODESYS) y bloque de funciones
(FLUIDSIM)
 Diseño de circuitos
conbinacionales
Procedimiento
1. Lea e interprete bien el problema
2. Identifique cuántas entradas y salidas tiene el sistema o circuito
3. Realice una tabla de verdad con todas las posibles combinaciones de entradas y sus
correspondientes salidas
a) No. de combinaciones=2n, donde n es el número de entradas (columnas de la tabla de verdad). El
número de combinaciones determina el número de filas de la tabla de verdad.
b) Para crear una tabla de verdad completa con todas las posibles combinaciones, escriba una columna
de 8 “ceros” y luego 8 “unos” (si aplica), en la siguiente columna una sucesión de cuatro “unos” y
cuatro “ceros” (si aplica), en la siguiente columna escriba una sucesión de dos “ceros” y dos “unos” y
en la última columna alterne un “cero” y un “uno”. En este curso sólo se manejarán circuitos de hasta
4 variables de entrada.
c) La columna de las salidas dependerá del problema
 Diseño u obtención de expresiones lógicas
a partir de la tabla de verdad

Procedimiento
4. Encuentre la expresión booleana que describe el funcionamiento del sistema
(SOP o POS):
a) Si es Suma de productos (SOP):
– Seleccione aquellas filas cuyo resultado (salida) es igual a “1”.
– Escriba el mintérmino (producto de todas las variables de entrada de un circuito o sus
complementos) correspondiente a cada fila cuyo resultado sea “1”, usando los siguientes
criterios:
• Si el valor de la variable en la fila es “0”, la variable se escribe complementada (ej: A’)
• Si el valor de la variable en la fila es “1”, la variable se escribe sin complementar
– Realice la operación OR (también conocida como “suma lógica”) de cada uno de los
mintérminos. El resultado final es la función lógica que describe la salida.
 Diseño u obtención de expresiones lógicas
a partir de la tabla de verdad

Procedimiento
4. Encuentre la expresión booleana que describe el funcionamiento del sistema
(SOP o POS):
b) Si es Producto de Sumas (POS):
– Seleccione aquellas filas cuyo resultado (salida) es igual a “0”.
– Escriba el maxtérmino (suma lógica u “OR” de todas las variables de entrada de un circuito o
sus complementos) correspondiente a cada fila cuyo resultado sea “0”, usando los siguientes
criterios:
• Si el valor de la variable en la fila es “1”, la variable se escribe complementada (ej: A’)
• Si el valor de la variable en la fila es “0”, la variable se escribe sin complementar
– Realice la operación AND (también conocida como “producto lógico”) de cada uno de los
maxtérminos. El resultado final es la función lógica que describe la salida.
 Diseño u obtención de expresiones lógicas
a partir de la tabla de verdad

Procedimiento
5. Simplifique la expresión o función booleana, usando el álgebra de
Boole (no se hará en este curso, aunque se mostrarán algunos
teoremas para algunos casos) o los mapas de Karnaugh (técnica
recomendada).
6. Implemente la función booleana resultante en un circuito
neumático, electroneumático, diagrama LADDER (LD) o bloque de
funciones (FB). Es importante conocer la tabla de conversión de un
dominio a otro y la correspondiente implementación de las funciones
lógicas.
 Diseño u obtención de expresiones lógicas
a partir de la tabla de verdad
Ejemplo 2:
Se puede obtener de dos formas, como suma de productos
Expresión lógica (SOP) o producto de sumas (POS).
Mintérmino: producto de todas las variables de entrada de un
ത + 𝑎𝑏ത 𝑐ҧ + 𝑎𝑏𝑐
𝑆 = 𝑎𝑐 circuito o sus complementos (POS).
Maxtérmino: Suma de todas las variables de entrada de un
Esto NO es un circuito o sus complementos (SOP).
mintérmino. Ejemplo de
Falta la m0 Por Suma de Productos (SOP): mintérmino
variable b m1 𝑆 = 𝑓(𝑎, 𝑏, 𝑐) = 𝑎ത ∙ 𝑏ത ∙ 𝑐 + 𝑎ത ∙ 𝑏 ∙ 𝑐 + 𝑎 ∙ 𝑏ത ∙ 𝑐ҧ + 𝑎 ∙ 𝑏 ∙ 𝑐
m2
𝑆 = ෍ 𝑎, 𝑏, 𝑐(1,3,4,7) = m1 + m3 + m4 + m7
m3 Ejemplo de
m4 Por Producto de sumas (POS): maxtérmino
m5 𝑆 = 𝑓(𝑎, 𝑏, 𝑐) = (𝑎 + 𝑏 + 𝑐) ∙ (𝑎 + 𝑏ത + 𝑐) ∙ (𝑎ത + 𝑏 + 𝑐)ҧ ∙ (𝑎ത + 𝑏ത + 𝑐) ∙
m6
𝑆 = ෑ 𝑎, 𝑏, 𝑐(0,2,5,6) = M0 ∗ M2 ∗ M5 ∗ M6
m7
 Diseño u obtención de expresiones lógicas
a partir de la tabla de verdad

Programa en PLC (sin simplificar)

𝑆 = 𝑓(𝑎, 𝑏, 𝑐) = 𝑎ത ∙ 𝑏ത ∙ 𝑐 + 𝑎ത ∙ 𝑏 ∙ 𝑐 + 𝑎 ∙ 𝑏ത ∙ 𝑐ҧ + 𝑎 ∙ 𝑏 ∙ 𝑐
 Mapas de Karnaugh

Definición
Es una representación de una tabla de verdad, en la cual las variables de entrada se encuentran como filas y
columnas y el valor de la salida se encentra en la celda correspondiente. Las filas se organizan de tal forma
que la combinación de entradas sólo varía en una variable (bit)
 Mapas de Karnaugh

Procedimiento
El objetivo consiste en encontrar los implicantes primos, que son los literales (productos de variables) que no se pueden
simplificar por la mayoría de teoremas del álgebra de Boole (Excepto los teoremas de Morgan, XOR y XNOR que podrían
aplicarse luego de la simplificación o minimización por los mapas de Karnaugh). Para lograr encontrar estos términos:
1. haga una agrupación de “1”s adyacentes (en caso de SOP) o de “0”s adyacentes (en caso POS), usando los siguientes
criterios:
• Los grupos deben tener el mayor número de “1” (POS) o “0” (POS) adyacentes
• Los grupos deben ser de un número que sea potencia de 2
• Se debe crear el mínimo número de grupos posible
2. Determine en cada grupo la variable cuyo valor en la fila o columna de grupo NO varía. Esto significa que esta variable
es importante para la expresión lógica y forma parte del implicante primo de ese grupo. Si el valor de la variable es “0”
en el grupo, la variable debe estar complementada y si es “1”, debe estar sin complementar (SOP). Aplique la regla
inversa en el caso de POS (si es “0”, la variable está sin complementar; si es “1”, la variable se complementa). Luego
aplique la operación AND (SOP) u OR (POS) por cada variable que NO varía para obtener el implicante primo.
3. Calcule el implicante primo de cada uno de los grupos.
4. Obtenga la expresión lógica minimizada (simplificada). Para ello, sume o haga el producto de los implicantes primos,
dependiendo de la forma canónica (POS o SOP) que esté utilizando.
 Mapas de Karnaugh

Ejemplos
 Diseño u obtención de expresiones lógicas
a partir de la tabla de verdad
Mapa de Karnaugh
Programa en PLC (Ejemplo 1 simplificado)
Expresión lógica minimizada 𝑎𝑐
ത z c
ത + 𝑏𝑐 + 𝑎𝑏ത 𝑐ҧ = 𝑎ത + 𝑏 𝑐 + 𝑎𝑏ത 𝑐ҧ
𝑆 = 𝑓 𝑎, 𝑏, 𝑐 = 𝑎𝑐
ab 0 1
00 1
m0
m1 01 1
m2
m3 11 1
m4
m5
10 1
Expresión lógica simplificada en diagrama

𝑎𝑏ത 𝑐ҧ
de bloques de funciones (FBD) m6
m7 𝑏𝑐
 Diseño u obtención de expresiones lógicas
a partir de la tabla de verdad
Circuito neumático
Diagrama eléctrico, Ladder (LD) y neumático
Diagrama eléctrico

Diagrama Ladder
 Diseño de circuitos combinacionales
En una planta de procesamiento químico se emplea un elemento químico líquido en un proceso de
fabricación. Dicho elemento químico se almacena en tres tanques diferentes. Un sensor de nivel en cada
tanque genera una tensión a nivel ALTO cuando el nivel de líquido en el tanque cae por debajo de un
punto especificado. Diseñar un circuito para supervisar el nivel del elemento químico en cada tanque, que
indique cuando el nivel de dos tanques cualesquiera cae por debajo del punto especificado. Haga la tabla
de verdad, encuentre la ecuación lógica e impleméntala en un circuito eléctrico de accionamiento directo y
LADDER.
3 entradas: A, B, C (nivel de tanques)
1:cuando el nivel del tanque está bajo
0: cuando el nivel del tanque está bien

Circuito
combinacional
 Diseño u obtención de expresiones
lógicas a partir de la tabla de verdad

A B C X Mapa de 𝑋 = 𝑓(𝑎, 𝑏, 𝑐)
0 0 0 0
Karnaugh = 𝑎ത ∗ 𝑏 ∗ 𝑐 + 𝑎 ∗ 𝑏ത ∗ 𝑐 + 𝑎 ∗ 𝑏 ∗ 𝑐ҧ + 𝑎 ∗ 𝑏 ∗ 𝑐
0 0 1 0
c Expresión simplificada:
ab 0 1 𝑋 = 𝑓 𝑎, 𝑏, 𝑐 = 𝑏 ∗ 𝑐 + 𝑎 ∗ 𝑐 + 𝑎 ∗ 𝑏
0 1 0 0 Ejemplo de sustitución (o por qué a*b*c es una
00
0 1 1 1 combinación redundante): Reemplazando valores
01 1 de la fila m7 en x:
1 0 0 0
11 1 1 𝑋 = 𝑓(𝑎, 𝑏, 𝑐) =1*1+1*1+1*1=1
1 0 1 1
10 1
1 1 0 1
1 1 1 1
 Diseño de circuitos combinacionales

Un sistema de clasificación, que está constituido

Ejercicio 2 por una serie de sensores de presencia
calibrados (B1, B2, B3, B4) y un cilindro
neumático (1A1) detecta la presencia de ciertos
patrones de agujeros que han sido realizados a
unas tablas para armar gabinetes de cocina en
madera, en una estación previa. El sensor se
activa (se pone en estado lógico ‘1’) cuando hay
un agujero y ‘0’ cuando no hay un agujero. Si la
tabla cuenta con alguno de los patrones que se
muestran en la parte inferior, el cilindro de debe
activar para pasar la pieza a otra cinta
transportadora. De lo contrario, la pieza debe
continuar con su camino. Asuma que D es el bit
menos significativo (columna más a la derecha
de la tabla de verdad) y A el más significativo
(más a la izquierda). Halle la ecuación de verdad
en LADDER y compuertas (bloques de función)
 a b C d Y
Solución 0 0 0 0 0
0 0 0 1 1
𝑌 = 𝑓 𝑎, 𝑏, 𝑐, 𝑑 0 0 1 0 0
= 𝑎ത ∗ 𝑏ത ∗ 𝑐ҧ ∗ 𝑑 + 𝑎ത ∗ 𝑏 ∗ 𝑐ҧ ∗ 𝑑 + 𝑎 ∗ 𝑏ത ∗ 𝑐ҧ ∗ 𝑑 + 𝑎 ∗ 𝑏ത ∗ 𝑐 ∗ 𝑑 + 𝑎 ∗ 𝑏 + 𝑐ҧ ∗ 𝑑 + 𝑎 ∗ 𝑏 ∗ 𝑐 ∗ 𝑑 0 0 1 1 0
Expresión simplificada:
𝑌 = 𝑐ҧ ∗ 𝑑 + 𝑎 ∗ 𝑑 0 1 0 0 0
0 1 0 1 1
Mapa de Karnaugh 0 1 1 0 0
cd 0 1 1 1 0
ab 00 01 11 10 1 0 0 0 0
1 0 0 1 1
00 1
1 0 1 0 0
01 1 1 0 1 1 1
11 1 1 1 1 0 0 0
10 1 1 1 1 0 1 1
1 1 1 0 0
1 1 1 1 1
 Propiedades álgebra de Boole

Propiedades que posiblemente serán

utilizadas en este curso
Propiedad Conmutativa: Idempotente: Dualidad:
1. 𝑥 + 𝑦 = 𝑦 + 𝑥 10. 𝑥 + 𝑥 = 𝑥
19. 𝑥 + 𝑥ҧ ⋅ 𝑦 = 𝑥 + 𝑦
2. 𝑥 ⋅ 𝑦 = 𝑦 ⋅ 𝑥 11. 𝑥 ⋅ 𝑥 = 𝑥
Elemento absorbente: Propiedad Asociativa: Teoremas de Morgan:
3. 𝑥 + 1 = 1 12. 𝑥 + 𝑦 + 𝑧 = 𝑥 + (𝑦 + 𝑧) 20. 𝑥 + 𝑦 = 𝑥ҧ ⋅ 𝑦ത
4. 𝑥 ⋅ 0 = 0 13. 𝑥 ⋅ 𝑦 ⋅ 𝑧 = 𝑥 ⋅ (𝑦 ⋅ 𝑧) 21. 𝑥 ⋅ 𝑦 = 𝑥ҧ + 𝑦ത
Elemento neutro:
Propiedad Distributiva:
5. 𝑥 + 0 = 𝑥 14. 𝑥 ⋅ (𝑦 + 𝑧) = 𝑥 ⋅ 𝑦 + 𝑥 ⋅ 𝑧 Funciones XOR y XNOR:
6. 𝑥 ⋅ 1 = 𝑥 15. 𝑥 ⋅ 𝑦 + 𝑧 = (𝑥 + 𝑦) ⋅ (𝑥 + 𝑧) 22. 𝑥⨁𝑦 = 𝑥ҧ ⋅ 𝑦 + 𝑥 ⋅ 𝑦ത
Ley del complementario: 16. 𝑤 + 𝑥 ⋅ 𝑦 + 𝑧 = 𝑤 ⋅ 𝑦 + 𝑥 ⋅ 𝑦 + 𝑤 ⋅ 𝑧 + 𝑥 ⋅ 𝑧
23. 𝑥⨁𝑦 = 𝑥 ∙ 𝑦 + 𝑥ҧ ∙ 𝑦ത
7. 𝑥 + 𝑥ҧ = 1 Simplificativa (teorema de la absorción):
8. 𝑥 ⋅ 𝑥ҧ = 0 17. 𝑥 + 𝑥 ⋅ 𝑦 = 𝑥
9. 𝑥Ӗ = 𝑥 18. 𝑥 ⋅ 𝑥 + 𝑦 = 𝑥
 Entradas no importa o funciones
indefinidas o incompletas

• Combinaciones de las variables de entrada (estados)

que no están definidas para el trabajo del circuito
diseñado: “condiciones de indiferencia”
• Son tenidas en cuenta con el fin de lograr una
mayor simplificación de la expresión lógica,
tomándolas como “1” o como “0”, según convenga
para dicho fin.
 Ejemplo: Condiciones No importa ( “x”, “-” ó “d” )

W W
WX WX
YZ 00 01 11 10 YZ 00 01 11 10
XZ
0 4 12 8
00 d 00 d
WZ
1 5 13 9
01 1 1 d 01 1 1 d
3 7 15 11
Z Z
11 1 1 d d 11 1 1 d d
Y 2 6 14 10
Y
10 1 d d 10 1 d d

XY
X X

F(W,X,Y,Z) = Σm(1,2,3,5,7) + d(10,11,12,13,14,15) Una posible agrupación:

ഥ ∙ 𝑍 + 𝑍 ∙ 𝑌ത + 𝑋 ∙ 𝑍
𝐹=𝑊
 Ejercicio 3

• Una puerta corrediza tiene dos sensores, S1 y

S2, los cuales indican la posición de inicio
(HOME) y cuándo la puerta ha llegado al fin de
carrera, indicando a su vez cuándo la puerta
está abierta y cuándo está cerrada.
Manualmente, la puerta se debe abrir cuando
se presiona alguno de los dos pulsadores Circuito Combinacional
ubicados tanto a ambos lados de la puerta,
llamados P1 y P2. Cuando una persona
presiona uno de los pulsadores y la puerta está
cerrada, se debe abrir, pero cuando la puerta
está abierta, los pulsadores deben cerrar la
puerta.
 Ejercicio 3 - Solución

Usando el álgebra de Boole:

1. Identificar proposiciones lógicas simples dentro del X 𝑋ത
enunciado.
2. Convertir las proposiciones lógicas simples en variables
booleanas (entradas y salidas).
S1: Estado de sensor de inicio de carrera (1 cuando el
cilindro está recogido; 0 cuando el cilindro está extendido)
S2: Estado del sensor de fin de carrera (0 cuando el cilindro
Circuito combinacional
está recogido; 1 cuando el cilindro está extendido)
P1: Pulsador que se encuentra en el interior
P2: Pulsador que se encuentra en el exterior
X: Estado de la puerta salida (1: puerta abierta, es decir, el
cilindro está extendido; 0: puerta cerrada, es decir, el
cilindro está recogido)
 Ejercicio 3 - Solución

Usando el álgebra de Boole:

3. Encontrar las proposiciones lógicas compuestas , es decir, las proposiciones que X 𝑋ത
tienen alguna de las funciones lógicas: “y” (AND), “o” (OR). Estas definen las
salidas del circuito.
Cuando una persona presiona uno de los pulsadores y la puerta está cerrada, se
debe abrir
Conversión a proposiciones:
Presiona uno de los pulsadores: (P1=1 o P2=1)
Puerta está cerrada: S1=1 (cilindro recogido)
Circuito combinacional
se debe abrir: X=1
Si (P1=1 o P2=1) y S1=1 , entonces X=1
4. Convertir la proposición compuesta en una función lógica:
𝑋 = (𝑃1 + 𝑃2 ) ∗ 𝑆1 = 𝑃1 ∗ 𝑆1 + 𝑃2 ∗ 𝑆1 (dos implicantes primos o dos
mintérminos, por SOP y si se ignora S2)
NOTA: la afirmación pero cuando la puerta está abierta, los pulsadores deben cerrar NOTA: Debido a que se usó una válvula
la puerta es la proposición compuesta que indica las condiciones para las cuales biestable, es necesario agregar la
X vale cero (0), la cual se podría utilizar para diseñar el circuito por POS. condición para que X=0 ¿Por qué?
 Ejercicio 3 - Solución
Tabla de verdad resumida (luego de analizar el
Usando el álgebra de Boole: problema se determina que S2 no es un término
relevante para la ecuación)
Desventajas de este método:
• Se requiere de una fuerte capacidad de análisis y es fácil P1 P2 S1 Y
ignorar posibles combinaciones que den salidas imprevistas 0 0 0 0
• Este método sólo se recomienda si usted ya tiene mucha 0 0 1 0
práctica deduciendo ecuaciones booleanas de textos y a 0 1 0 0
problemas que no cuentan con muchas proposiciones
compuestas. 0 1 1 0
• Ignora situaciones que pueden ser atípicas pero que pueden 1 0 0 0
presentarse y pueden indicar condiciones no seguras de mi 1 0 1 1
máquina. Esto va en contravía a la filosofía “a prueba de 1 1 0 0
fallos” (failsafe) que se debe tener en cuenta en máquinas
industriales. 1 1 1 1
 Ejercicio 3 - Solución

Tabla de verdad resumida

Usando el método visto en clase (fuerza bruta):
P1 P2 S1 S2 Y
Ventajas de este método: Nota: las filas
0 0 0 X 0 en rojo son
• La ecuación booleana se obtiene de forma aquellas cuyo
sistemática, independientemente de su “ingenio” o 0 0 1 X 0 resultado da
de las simplificaciones que pueda deducir del “1” y se
problema. 0 1 0 X 0 encuentran
definidas
• Sólo requiere identificar apropiadamente las 0 1 1 X 1 explícitamente
combinaciones que den “1” o cero. Cualquier otra en el problema
combinación puede ponerla como una condición 1 0 0 X 0
“no importa”. 1 0 1 X 1
• Permite reflexionar sobre condiciones anómalas
que podrían ocurrir y que no se habían 1 1 0 x 0
contemplado hasta la hora de hacer la tabla de 1 1 1 X 1
verdad.
 Ejercicio 3 - Solución
Tabla de verdad completa
P1 P2 S1 S2 X observaciones
Usando el método visto en clase (fuerza bruta): 0 0 0 0 0 por seguridad, se cierra la puerta
Mapa de Karnaugh: 𝑋 = 𝑃2 ∗ 𝑆2 + 𝑃1 ∗ 𝑆1 ∗ 𝑆2 0 0 0 1 0 cierra la puerta (decisión de diseño)
0 0 1 0 0 cierra la puerta (decisión de diseño)
S1S2 NOTA: La expresión no da
exactamente igual a la 0 0 1 1 d Condición no importa
P1P2 00 01 11 10 obtenida por el método de 0 1 0 0 1 abre la puerta, pero puede ser no definido
álgebra de Boole, debido a 0 1 0 1 0 Cierra la puerta
00 d=0 que ciertas combinaciones de
entrada que en el método 0 1 1 0 1 abre la puerta
01 1 d=0 1 anterior se habían asignado a 0 1 1 1 d Condición no importa
“1”, en este método se 1 0 0 0 d Condición no importa
11 1 d=0 1 asignaron a “d” lo que eliminó
1 0 0 1 0 cierra la puerta (decisión de diseño)
s1 del implicante primo.
10 d=0 1 También algunas 1 0 1 0 1 abre la puerta
Aclaración estados sensores
combinaciones que en la otra 1 0 1 1 d Condición no importa
s1 s2 observaciones
metodología daban “1” en 1 1 0 0 1 abre la puerta, pero puede ser no definido
el cilindro esta en una posición este método se asignaron a
0 0 intermedia “0”. En su lugar apareció el 1 1 0 1 0 Condición no importa
1 0 el cilindro esta recogido
0 1 el cilindro esta extendido
complemento de S2 (El 1 1 1 0 1 abre la puerta
1 1 combinación invalida cilindro NO está extendido) 1 1 1 1 d Condición no importa
 Implementación

Diagrama LADDER (por mapas de Karnaugh)

Circuito neumático (por álgebra de Boole)