S12: COMPUERTAS LÓGICAS

Introducción

El estudio del álgebra de Boole y la matemática binaria se ha desarrollado

principalmente en aplicaciones en áreas de la electrónica y la electricidad, más aún, con
el advenimiento de la computadora digital su avance se ha perfeccionado en el diseño
de los circuitos digitales.

Después de la muerte de George Boole creador del álgebra booleana, Claude E. Shannon
(1940) realizó experimentos con dispositivos eléctricos como relés e interruptores
electromagnéticos conectándolos en serie y en paralelo logrando demostrar la
aplicación del álgebra de Boole en el diseño de circuitos, estos circuitos son llamados
compuertas lógicas.

Las compuertas lógicas son la base de la construcción de los sistemas digitales; para su
implementación práctica se hallan inmersos en lo que se conoce como circuitos
integrados; un circuito integrado o chip puede contener más de un millón de
compuertas que cumple las condiciones booleanas para un operador particular.

Será posible diseñar un circuito digital para cada función booleana y viceversa
representando los operadores lógicos con compuerta lógicas definidas.

Circuito Digital

La lógica booleana utiliza el sistema binario de información donde el 1 lógico representa

el valor por verdad y el 0 lógico representa el valor por falso; este concepto se asocia
directamente a la transmisión de la información siendo el 1 la presencia de información
y el 0 la ausencia de la misma.

En lo que se refiere al funcionamiento de los circuitos digitales las reglas que rigen su
comportamiento se basan en la lógica booleana, sus entradas y salidas solo pueden
tener dos estados que representan dos valores de voltaje, estos valores de voltaje son
discretos, donde los valores altos como cinco voltios representan un uno lógico y los
valores bajos como cero voltios representan un cero lógico.

La representación de un circuito digital puede ser realizada de diferentes maneras:

• expresión booleana
• tabla de verdad
• diagrama de compuertas
• circuito
Las operaciones lógicas básicas en las que se basan los circuitos digitales son la suma
lógica, el producto lógico y el complemento.

Para su implementación se cuenta con diferentes familias de circuitos digitales,

dependiendo de los materiales de construcción que conforman internamente estos
circuitos, las familias más conocidas son: la familia TTL con transistores bipolares y la
familia CMOS con transistores de efecto de campo tipo MOS.

FAMILIAS
LOGICAS

BICMOS
TECNOLOGIA TECNOLOGIA
Bipolar CMOS
BIPOLAR MOS
Integracion de ambas tecnologias
Semiconductor oxido metal

CMOS
ECL TTL IIL NMOS PMOS MOS Complementario
Lógica de acoplamiento de emisor Lógica transistor transistor Logica de Inyeccion Integrada MOS canal P MOS canal N

Circuitos en serie y en paralelo

Existen muchos dispositivos cuyo comportamiento tiene únicamente dos estados de

operación como ser encendido/apagado, activado/desactivado, abierto/cerrado, etc.;
ejemplos de estos tipos de comportamiento son: una bombilla eléctrica, un diodo, un
termostato, un interruptor y otros; se utilizará este tipo de comportamiento para
describir la lógica de funcionamiento de los circuitos eléctricos.

En un circuito eléctrico, el flujo de corriente que circula será continuo si no existe ningún
elemento, en este caso, un interruptor que condicione su comportamiento; ahora bien,
si existe un interruptor éste podrá estar cerrado o abierto, en la figura siguiente se
observa estos aspectos:

Flujo continuo de corriente Interruptor abierto Interruptor cerrado

Si el estado del interruptor es abierto, significa que no hay paso de corriente por lo tanto
de información y el valor lógico será cero; si por el contrario el interruptor está cerrado
habrá paso de corriente y de información, su valor lógico será uno.
Si los interruptores están dispuestos uno detrás del otro, se dice que el circuito está
construido en serie; este tipo de circuito se representa mediante la conjunción (AND) o
producto lógico, todos los interruptores deberán estar cerrados para que la información
pase; bastará que uno esté abierto para que la información no pase.

Si los interruptores están dispuestos uno al lado del otro, se dice que el circuito está
construido en paralelo; este tipo de circuito se representa mediante la disyunción (OR)
o suma lógica, bastará que uno esté cerrado para que la información pase y el resultado
será uno. Todos los interruptores deberán estar abiertos para que la información no
pase siendo la salida cero.

Ejemplo 1

• Sean dos interruptores a y b, colocados en serie, a continuación, se tienen las

cuatro posibles salidas del circuito para las diferentes combinaciones de los
estados de a y b, y el operador AND (lo que significa que la salida dependerá de
los valores que tomen a y b de manera que la salida será 1 solo si ambos
interruptores esta cerrados):

a) a=0 b=0

a . b =0

b) a=0 b=1

a . b =0

c) a=1 b=0

a . b =0

d) a=1 b=1

a . b =1

La tabla de verdad, estado del interruptor en serie mas la salida, y la operación

aritmética equivalente son:

𝒂 ∧ 𝒃 𝒔 𝒂 × 𝒃 𝒔 Interruptor 𝒂 Interruptor 𝒃 Información de 𝒔alida

a) 0 0 0 0 0 0 abierto abierto No hay información
b) 0 1 0 0 1 0 abierto cerrado No hay información
c) 1 0 0 1 0 0 cerrado abierto No hay información
d) 1 1 1 1 1 1 cerrado cerrado Hay información

Tabla de verdad Op. aritmética Estado del circuito

• Esta vez los dos interruptores a y b, se colocan en paralelo, que representa al
operador OR (lo que significa que la salida dependerá de los valores que tome a
o b siendo que la salida del circuito será 1 si al menos uno de los interruptores
está cerrado), las cuatro posibles salidas del circuito son:

a) a=0 b) a=0
a+b=0 a+b=1

b=0 b=1

c) a=1 d) a=1
a+b=1 a+b=1

b=0 b=1

La tabla de verdad, estado del interruptor en paralelo mas la salida, y la operación

aritmética equivalente son:
𝒂∨𝒃 𝒔 𝒂 + 𝒃 𝒔 Interruptor 𝒂 Interruptor 𝒃 Información de 𝒔alida
a) 0 0 0 0 0 0 abierto abierto No hay información
b) 0 1 1 0 1 1 abierto cerrado Hay información
c) 1 0 1 1 0 1 cerrado abierto Hay información
d) 1 1 1 1 1 1 cerrado cerrado Hay información

Tabla de verdad Op. Aritmética Estado del circuito

Tanto para los circuitos en serie como en paralelo, el ejemplo anterior se puede
extender para cualquier número de interruptores.

Ejemplo 2.

a b

c d

Ahora se tiene un circuito en serie (AND); pero cada fase del circuito está representada
a su vez por una disposición de interruptores en paralelo (OR) entonces se tiene la
representación:
 la primera fase tiene la expresión: 𝑎 ∨ 𝑐

la segunda fase tiene la expresión: 𝑏 ∨ 𝑑

Y finalmente la expresión final: 𝑆 = (𝑎 + 𝑐) × (𝐵 + 𝑑)

Señal digital binaria

En los circuitos digitales en los que una señal de dos valores discretos es usada, es
llamada señal digital binaria o señal binaria, un nivel corresponde al nivel lógico 1
usualmente nivel alto, y otro al nivel lógico 0 o nivel bajo.

La señal digital binaria se puede interpretar a través de un esquema de coordenadas

cartesianas donde uno de los ejes estará medido en voltaje y el otro en el tiempo por lo
que el esquema sería:
v

0 t

El nivel uno de voltaje en realidad es un rango permitido de valores y el nivel cero es

otro rango permitido de valores, estos valores dependen de la familia digital, entre
ambos rangos están: un rango que es indeterminado, es decir es de difícil
reconocimiento la diferencia de estado lógico uno o cero, a continuación, los rangos
para las dos familias más conocidas.

VOLTAJE CMOS TTL/CMOS CMOS

5
4.75
4.5
4.25
4
3.75 NIVEL LÓGICO UNO
3.5
3.25
3
2.75
2.5
2.25 NIVEL LÓGICO UNO NIVEL LÓGICO UNO
2
1.75
1.5 NIVEL LÓGICO CERO
1.25
1 NIVEL LÓGICO CERO NIVEL LÓGICO CERO
0.75
0.5
0.25
0
Lógica positiva y lógica negativa

Las señales eléctricas con que trabaja un sistema digital son representadas en voltaje
(v), los dos niveles serán el nivel alto (1 lógico) y el nivel bajo (0 lógico).

• Lógica Positiva:
En esta notación se asocia el 1 lógico al nivel más alto de tensión y el 0 lógico el
nivel más bajo

• Lógica Negativa:
En este caso ocurre todo lo contrario de la lógica positiva, es decir, se asocia el 0
lógico al nivel más alto de tensión y el 1 lógico el nivel más bajo.

La gráfica siguiente ilustra su comportamiento:

v v

1 0
0 1
0 t 0 t
Lógica positiva Lógica negativa
Por lo general se suele trabajar con lógica positiva.

Compuertas lógicas

Una compuerta lógica, también conocida como puerta lógica, es un dispositivo

electrónico que opera con estados lógicos, donde se introducen valores digitales
(binarios) y produce una salida también digital; a cada función booleana se asocia una
compuerta lógica y su respectiva tabla de verdad para expresar el estado de la salida
para cada una de las combinaciones de los valores que toman las entradas. Cada
compuerta lógica tiene una representación gráfica diferente.

El número de compuertas lógicas utilizadas en un circuito es igual al número de términos

de la expresión booleana más uno siendo el circuito obtenido de dos niveles.

COMPUERTAS LÓGICAS BÁSICAS

Todo circuito digital se construye utilizando básicamente tres tipos de compuertas

lógicas que tiene un comportamiento perfectamente definido: AND, OR y NOT.

• Compuerta lógica AND – (∧)

La compuerta lógica AND (Y en español), corresponde a la operación booleana

multiplicación, es un circuito de varias entradas y una sola salida, caracterizada porque
representa un circuito en serie. Para que la salida de una compuerta AND sea 1 necesita
disponer de 1 en todas las entradas, basta que exista una entrada en 0 para que la salida
adopte ese estado. La compuerta AND para dos entradas (se puede extender para más
entradas) se muestra a continuación:

𝐴 𝐵 𝐴∧𝐵
0 0 0
0 1 0
1 0 0
1 1 1

• Compuerta lógica OR – (∨)

La compuerta lógica OR (O en español), corresponde a la operación booleana suma, es

un circuito de varias entradas y una sola salida, representa un circuito en paralelo. Para
que la salida de una compuerta OR sea 1 basta disponer de 1 en alguna de las entradas.
La compuerta OR para dos entradas (también se puede extender para más entradas) se
muestra en la figura siguiente:

𝐴 𝐵 𝐴∨𝐵
0 0 0
0 1 1
1 0 1
1 1 1

• Compuerta lógica NOT– (~)

La compuerta lógica NOT (NO en español), corresponde a la operación booleana

negación o complemento, es un circuito de una entrada y una salida, representa un
circuito inversor.

Para que la salida de una compuerta NOT sea 1 la entrada debe ser 0.

𝐴 𝐵̅

0 1

1 0

Otras compuertas lógicas

Para la construcción de circuitos también se utilizan otras compuertas lógicas que se

basan en las anteriores, estas son: SI, XOR, NAND, NOR y XNOR.
 • Compuerta lógica SI

La compuerta SI (o buffer), realiza la función igualdad, se utiliza para separar circuitos.

𝐴 𝐴

0 0

1 1

• Compuerta lógica XOR – (⊕, ∨)

La compuerta lógica XOR (O exclusivo-OREX) cumple la función de escoger el valor 1

cuando un número impar de sus entradas sea 1.

𝐴 𝐵 𝐴 ⊕ 𝐵 = 𝐴𝐵̅ + 𝐴̅𝐵
0 0 0
0 1 1
1 0 1
1 1 0

𝐹(𝐴, 𝐵) = 𝐴˅𝐵 = 𝐴 ⊕ 𝐵 = 𝐴̅𝐵 + 𝐴𝐵̅

En funciones XOR de más de dos entradas se puede utilizar varias compuertas XOR de
dos entradas acopladas entre sí.

Implementación de funciones lógicas

La implementación de funciones lógicas se realiza a través de las compuertas antes

vistas, ellas permiten diseñar el circuito digital correspondiente, una misma función
lógica puede tener varias representaciones de circuitos.

Ejemplo 3.

Se desea diseñar el circuito más simple para las funciones siguientes:

i) 𝐹̅ = 𝑥𝑦
̅̅̅. ̅̅̅̅̅̅̅
𝑥̅ + 𝑧
ii) 𝑓(𝑎, 𝑏, 𝑐, 𝑑) = 𝑎𝑏̅𝑐 + 𝑎𝑏𝑐̅𝑑 + 𝑏𝑑 + 𝑎𝑏̅ + 𝑏𝑐̅𝑑
i)

a)
𝐹̅ = 𝑥𝑦
̅̅̅. ̅̅̅̅̅̅̅
𝑥̅ + 𝑧
(𝑥̅
= + 𝑦̅). 𝑥𝑧̅
= 𝑥̅ 𝑥 𝑧̅ + 𝑦̅𝑥𝑧̅
𝐹̅ = 𝑦̅𝑥𝑧̅
𝐹 = ̅̅̅̅̅
𝑦̅𝑥𝑧̅
= 𝑥̅ + 𝑦 + 𝑧 b)

En el extremo izquierdo se tiene la simplificación de la función booleana, a la derecha

en el inciso a) el circuito tiene un inversor y 2 compuertas OR cada una de 2 entradas,
en el inciso b) se ha reemplazado las 2 compuertas OR por una de tres entradas.

ii)
a b c d
𝑓(𝑎, 𝑏, 𝑐, 𝑑) = 𝑎𝑏̅𝑐 + 𝑎𝑏𝑐̅𝑑 + 𝑏𝑑 + 𝑎𝑏̅
+ 𝑏𝑐̅𝑑
̅̅̅𝑐 + 1) + 𝑏𝑑(𝑎𝑐̅ + 𝑐̅
= 𝑎𝑏( f
+ 1)
= 𝑎𝑏̅. 1 + 𝑏𝑑. 1
= 𝑎𝑏̅ + 𝑏𝑑

Ejemplo 4.

Dada la función f realizar su circuito digital:

𝑓(𝑝, 𝑞, 𝑟, 𝑠) = 𝑝𝑞̅ 𝑠 + 𝑝𝑞 + 𝑞𝑟𝑠̅

𝑝 𝑞 𝑟 𝑠

𝑝𝑞
̅𝑠

𝑝𝑞 𝑓(𝑝, 𝑞, 𝑟, 𝑠)

𝑞𝑟𝑠̅
Ejemplo 5.

Dado el circuito siguiente obtener la tabla de verdad y la función lógica correspondiente

a cada salida:
𝐴 𝐵 𝐶 𝐷

Este circuito tiene cuatro entradas y dos salidas: La primera función de salida llamada 𝐺
tiene tres compuertas AND y una OR de tres entradas; la segunda función llamada 𝐻
tiene dos compuertas AND y una OR, analizando el recorrido de cada entrada se
determina que:

• La primera función es: 𝐺 = 𝐴𝐵̅𝐷 + 𝐵̅𝐶𝐷̅ + 𝐵𝐷

̅
• La segunda función es: 𝐻 = 𝐴̅𝐶 + 𝐴𝐶̅ 𝐷
̅

Para obtener la tabla de verdad se debe evaluar cada término o compuerta:

𝑨 𝑩 𝑪 𝑫 ̅
𝑨 ̅
𝑩 ̅
𝑪 ̅
𝑫 ̅𝑫
𝑨𝑩 ̅ 𝑪𝑫
𝑩 ̅ 𝑩𝑫̅ 𝑮 ̅𝑪
𝑨 ̅𝑫
𝑨𝑪 ̅ 𝑯
0 0 0 0 1 1 1 1 0 0 0 0 0 0 0
0 0 0 1 1 1 1 0 0 0 0 0 0 0 0
0 0 1 0 1 1 0 1 0 1 0 1 1 0 1
0 0 1 1 1 1 0 0 0 0 0 0 1 0 1
0 1 0 0 1 0 1 1 0 0 1 1 0 0 0
0 1 0 1 1 0 1 0 0 0 0 0 0 0 0
0 1 1 0 1 0 0 1 0 0 1 1 1 0 1
0 1 1 1 1 0 0 0 0 0 0 0 1 0 1
1 0 0 0 0 1 1 1 0 0 0 0 0 1 1
1 0 0 1 0 1 1 0 1 0 0 1 0 0 0
1 0 1 0 0 1 0 1 0 1 0 1 0 0 0
1 0 1 1 0 1 0 0 1 0 0 1 0 0 0
1 1 0 0 0 0 1 1 0 0 1 1 0 1 1
1 1 0 1 0 0 1 0 0 0 0 0 0 0 0
1 1 1 0 0 0 0 1 0 0 1 1 0 0 0
1 1 1 1 0 0 0 0 0 0 0 0 0 0 0
Otra manera de obtener la tabla de verdad es transformando la función correspondiente
a una de sus formas canónicas y luego llevar el resultado a la tabla; a manera de
comprobación se realizará dicho proceso para la función 𝐺 .

Para obtener la forma canónica S.d.P. se multiplica cada término por 1 las veces que sea
necesario y se reemplaza cada 1 por las variables que faltan en suma de su forma directa
más su forma negada:

𝐺 = 𝐴𝐵̅𝐷. 1 + 𝐵̅𝐶𝐷 ̅ . 1 + 𝐵𝐷 ̅ . 1.1

𝐺 = 𝐴𝐵̅𝐷. (𝐶 + 𝐶̅ ) + 𝐵̅𝐶𝐷 ̅ . (𝐴 + 𝐴̅) + 𝐵𝐷
̅ . (𝐴 + 𝐴̅). (𝐶 + 𝐶̅ )
𝐺 = 𝐴𝐵̅𝐶𝐷 + 𝐴𝐵̅𝐶̅ 𝐷 + 𝐴𝐵̅𝐶𝐷 ̅ + 𝐴̅𝐵̅𝐶𝐷
̅ + 𝐴𝐵𝐶𝐷 ̅ + 𝐴𝐵𝐶̅ 𝐷̅ + 𝐴̅𝐵𝐶𝐷
̅ + 𝐴̅𝐵𝐶̅ 𝐷
̅

Ahora se puede ver fácilmente que los términos de la última expresión son exactamente
los mismos que tienen 1 en la columna de 𝐹 en la tabla de verdad anterior.

• Compuerta lógica NAND

La compuerta NAND (NO-Y), es la negación de la función AND corresponde a la

operación booleana multiplicación negada.

𝐴 𝐵 A.B ̅̅̅̅̅̅̅
𝐴∧𝐵
0 0 0 1
0 1 0 1
1 0 0 1
1 1 1 0

A continuación, se muestra la representación de las compuertas básicas en base a

compuertas NAND:
Toda función booleana es posible representarla en base a puertas NAND únicamente,
para lograrlo se debe seguir una serie de transformaciones algebraicas sobre la función
expresada como suma de productos, hasta conseguir una expresión que contenga a
todos los términos como productos negados. Los pasos a seguir son los siguientes:

i) Negar la función dos veces.

ii) Se opera sobre la negación más interna eliminándola utilizando las
leyes de De Morgan.
iii) Si la función tiene sumas se continúa aplicando dos inversiones en los
términos de la función que lo necesite hasta lograr que todos sus
términos sean productos negados.

• Compuerta lógica NOR:

La compuerta NOR (NO-O en español), es la negación de la función OR corresponde a la

operación booleana suma negada.

𝐴 𝐵 A+B ̅̅̅̅̅̅̅̅
𝐴+𝐵
0 0 0 1
0 1 1 0
1 0 1 0
1 1 1 0

Ahora se muestra la representación de las compuertas básicas en base a compuertas

NOR:

De manera similar al caso anterior, toda función booleana es posible representarla en

base a puertas NOR únicamente, en este caso la transformación buscada a través de los
pasos algebraicos se continuará hasta conseguir una expresión que contenga a todos los
términos como sumas negadas. Los pasos a seguir son los siguientes:
 i) Negar la función dos veces.
a. Se opera sobre la negación más interna eliminándola utilizando las
leyes de De Morgan.
b. Si la función tiene productos se continúa aplicando dos inversiones en
los términos de la función que lo necesite hasta lograr que todos sus
términos sean sumas negadas.

• Compuerta lógica EX – NOR (NOREX)

La compuerta lógica EX-NOR (negación del O exclusivo), es la función contraria de la

función XOR, la salida será 1 si todas sus entradas están en el mismo nivel 1 o 0.

𝐴 𝐵 ̅̅̅̅̅̅̅̅̅̅̅
𝐴 ⊕ 𝐵 = 𝐴𝐵 + 𝐴̅𝐵̅
0 0 1
0 1 0
1 0 0
1 1 1

Siendo que la función para dos variables XOR está dada por: 𝐴 ⊕ 𝐵 = 𝐴𝐵̅ + 𝐴̅𝐵 se
𝐴 ∨ 𝐵 = ̅̅̅̅̅̅̅̅̅̅
muestra que la función EX NOR es: ̅̅̅̅̅̅̅̅̅ 𝐴 ⊕ 𝐵 = 𝐴𝐵 + 𝐴̅𝐵̅

̅̅̅̅̅̅̅̅̅̅̅
𝐴 ⊕ 𝐵 = ̅̅̅̅̅̅̅̅̅̅̅̅̅
̅𝐵
̅ +𝐴
𝐴𝐵
= (̅̅̅̅̅̅
𝐴. 𝐵 ̅̅̅̅̅̅
̅. B )
̅ ) . (𝐴
̅
= (𝐴 + 𝐵). (𝐴 + 𝐵 ̅)
=𝐴̅𝐴 + 𝐴
̅𝐵̅ + 𝐴𝐵 + 𝐵𝐵
̅
̅ ̅
= 𝐴𝐵 + 𝐴𝐵

La tabla que sigue muestra un resumen de los valores que toman las salidas para
compuertas de dos entradas.

AND OR XOR NAND NOR EX NOR

𝑨 𝑩
𝑨∧𝑩 𝑨∨𝑩 𝑨 ⊕ 𝑩 ̅̅̅̅̅̅̅
𝑨 ∧ 𝑩 ̅̅̅̅̅̅̅̅
𝑨 + 𝑩 ̅̅̅̅̅̅̅̅̅
𝑨 ∨ 𝑩
0 0 0 0 0 1 1 1
0 1 0 1 1 1 0 0
1 0 0 1 1 1 0 0
1 1 1 1 0 0 0 1

Ejemplo 6.

Representar las leyes de De Morgan para dos y cuatro entradas utilizando compuertas
NAND y NOR según corresponda:
 a) Suma negada para dos entradas: ̅̅̅̅̅̅̅̅
𝑥+𝑦 =𝑥 ̅. 𝑦
̅

El lado izquierdo de la expresión es una suma negada lo que corresponde a la compuerta

NOR y el lado derecho es un producto negado que corresponde a la compuerta AND y
dos inversores su representación es:
𝑥 𝑥
𝑦 = 𝑦
𝑆 𝑆

b) Suma negada para cuatro entradas: ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

𝑤 + 𝑥 + 𝑦 + 𝑧 = ̅̅̅𝑤. 𝑥̅ . 𝑦̅. 𝑧̅
𝑤
𝑤
𝑥 𝑥
𝑦 = 𝑦
𝑧 𝑆 𝑆
𝑧

c) Producto negado para dos entradas: ̅̅̅̅̅

𝑥. 𝑦 = 𝑥̅ + 𝑦̅
𝑥 𝑥
𝑦 = 𝑦
𝑆 𝑆

En este caso el lado izquierdo de la expresión es un producto negado lo que corresponde

a la compuerta NAND y el lado derecho es una suma negada que corresponde a la
compuerta OR y dos inversores.

d) Producto negado para cuatro entradas: ̅̅̅̅̅̅̅̅̅̅̅

𝑤. 𝑥. 𝑦. 𝑧 = 𝑤
̅ + 𝑥̅ + 𝑦̅ + 𝑧̅
𝑤
𝑤
𝑥 𝑥
𝑦 = 𝑦
𝑧 𝑆 𝑆
𝑧

Ejemplo 7

Implementar la función siguiente de diferentes maneras: directamente, con compuertas

NAND y con compuertas NOR:

𝐹(𝐴, 𝐵, 𝐶, 𝐷) = 𝐴 ⊕ 𝐵 + ̅̅̅̅̅
𝐶. 𝐷

A B C D

F
En este ejemplo se tienen dos términos, el primero es un XOR (O exclusivo) y el segundo
término es un producto negado por lo tanto es un NAND (AND negado).

Ejemplo 8

Ahora interesa representar la misma función solo con compuertas NAND para lo que se
necesitan realizar las trasformaciones mencionadas anteriormente; primero
reemplazando la función XOR se tiene:

𝐹 = 𝐴 ⊕ 𝐵 + ̅̅̅̅̅
𝐶. 𝐷 = 𝐴̅𝐵 + 𝐴𝐵̅ + 𝐶𝐷
̅̅̅̅

Se debe conseguir una expresión donde todos sus términos sean productos negados;
negando la función dos veces:
𝐹̅ = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐴̅𝐵 + 𝐴𝐵̅ + 𝐶𝐷 ̅̅̅̅

Aplicando De Morgan una vez:

̅̅̅̅̅̅̅̅̅̅̅̅̅̅
= ̅̅̅̅ 𝐴𝐵̅. ̅̅̅̅
𝐴̅𝐵. ̅̅̅̅ 𝐶𝐷

La expresión tiene un producto negado de tres términos, pero cada término del
producto también debe estar en la forma deseada para ello se utiliza la propiedad 𝑥. 𝑥 =
𝑥, por lo que resulta:
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐹 = ̅̅̅̅̅̅̅̅ 𝐵. 𝐵. ̅̅̅̅̅̅̅̅̅
𝐴. 𝐴. 𝐵. ̅̅̅̅̅̅̅̅
̅̅̅̅̅̅ 𝐴. ̅̅̅̅̅ ̅̅̅̅ . 𝐶𝐷
𝐶𝐷 ̅̅̅̅

Por lo que el circuito con compuertas AND será:

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐹 = ̅̅̅̅̅̅̅̅ 𝐵. 𝐵. ̅̅̅̅̅̅̅̅̅
𝐴. 𝐴. 𝐵. ̅̅̅̅̅̅̅̅
̅̅̅̅̅̅ 𝐴. ̅̅̅̅̅ ̅̅̅̅
𝐶𝐷 . ̅̅̅̅
𝐶𝐷

A B C D
̅̅̅̅
𝐴𝐴
𝐴̅. B

A. 𝐵̅ F

̅̅̅̅
𝐵𝐵

̅̅̅̅
𝐶𝐷 ̅̅̅̅
𝐶𝐷. ̅̅̅̅
𝐶𝐷
Ejemplo 9

Esta vez se utilizará únicamente compuertas NOR para representar la función, igual que
en b) primero se reemplazará la función XOR y la función queda:

𝐹 = 𝐴 ⊕ 𝐵 + ̅̅̅̅̅
𝐶. 𝐷 = 𝐴̅𝐵 + 𝐴𝐵̅ + ̅̅̅̅
𝐶𝐷

Ahora se debe conseguir una expresión donde todos sus términos sean sumas negadas;
negando la función dos veces:

𝐹̅ = ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐴̅𝐵 + 𝐴𝐵̅ + ̅̅̅̅
𝐶𝐷

La expresión tiene una suma negada de tres términos, pero cada término de la suma
también debe ser una suma negada, entonces para volver los productos en sumas será
necesario complementar dos veces cada término producto y aplicar De Morgan, en el
último producto se aplica De Morgan directamente sin volver a complementar:

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐹 = ̅̅̅̅
𝐴̅𝐵 + ̅̅̅̅
𝐴𝐵̅ + 𝐶̅ + 𝐷 ̅

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐴 + 𝐵̅ + ̅̅̅̅̅̅̅̅
𝐹 = ̅̅̅̅̅̅̅̅ 𝐴̅ + 𝐵 + 𝐶̅ + 𝐷 ̅

Por la propiedad 𝑥 + 𝑥 = 𝑥, se tiene:

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐵 + 𝐵 + ̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐹 = ̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐴 + ̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅
𝐴 + 𝐴 + 𝐵 + ̅̅̅̅̅̅̅̅
𝐶 +𝐶+𝐷 ̅̅̅̅̅̅̅̅
+𝐷

Pero aún queda una negación que se debe convertir en suma negada, se repite toda la
expresión obtenida bajo la segunda negación para obtenerla y la función final con
compuertas OR y su circuito digital serán:

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
B + B + ̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐹 = ̅̅̅̅̅̅̅̅̅̅̅̅̅
A + ̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅
𝐴 + 𝐴 + 𝐵 + ̅̅̅̅̅̅̅̅
𝐶 + 𝐶 + ̅̅̅̅̅̅̅̅ B + B + ̅̅̅̅̅̅̅̅̅̅̅̅̅
𝐷 + 𝐷 + ̅̅̅̅̅̅̅̅̅̅̅̅̅
A + ̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅
𝐴 + 𝐴 + 𝐵 + ̅̅̅̅̅̅̅̅
𝐶 + 𝐶 + ̅̅̅̅̅̅̅̅
𝐷+𝐷
A B C D

̅̅̅̅̅̅̅̅
𝐴 + 𝐵̅

̅̅̅̅̅̅̅̅
𝐵+𝐵

̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅
𝐴̅ + 𝐵
𝐴+𝐴
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
̅̅̅̅̅̅̅
A+̅ B + ̅̅̅̅̅̅̅̅
𝐴̅ + 𝐵 + 𝐶̅ + 𝐷 ̅

̅̅̅̅̅̅̅̅
𝐶+𝐶

̅̅̅̅̅̅̅̅
𝐷+𝐷
Ejemplo 10

1. Dado el circuito siguiente:

a) Obtenga la función de salida
b) Simplifique utilizando mapas de
Karnaugh
c) Implemente el circuito simplificado

̅̅̅̅̅̅̅̅̅̅̅
a. 𝒇 = (𝒂𝒃 ⊕ cd)(𝑎 + 𝑑) + (𝒂𝒃 ⊕ cd)
Nro a b c d 𝒂𝒃 ⊕ cd 𝑎+𝑑 (𝒂𝒃 ⊕ cd)(𝑎 + 𝑑) ̅̅̅̅̅̅̅̅̅̅̅
𝒂𝒃 ⊕ cd f
b)
0 0 0 0 0 0 0 0 1 1
1 0 0 0 1 0 1 0 1 1
2 0 0 1 0 0 0 0 1 1
3 0 0 1 1 1 1 1 0 1
4 0 1 0 0 0 0 0 1 1
5 0 1 0 1 0 1 0 1 1
6 0 1 1 0 0 0 0 1 1
7 0 1 1 1 1 1 1 0 1
8 1 0 0 0 0 1 0 1 1
9 1 0 0 1 0 1 0 1 1
10 1 0 1 0 0 1 0 1 1
11 1 0 1 1 1 1 1 0 1
12 1 1 0 0 1 1 1 0 1
13 1 1 0 1 1 1 1 0 1
14 1 1 1 0 1 1 1 0 1
15 1 1 1 1 0 1 0 1 1

̅𝑩
𝑨 ̅ ̅𝑩
𝑨 𝑨𝑩 ̅
𝑨𝑩
00 01 11 10
̅𝑫
𝑪 ̅ 1
1 1 1
00 0
4 12 4
̅𝑫
𝑪 1 1 1 1
01 1 5 13 9
𝑪𝑫 1 1 1 1
11 3 7 15 11
̅
𝑪𝑫 1 1 1 1
10 2 6 14 10

𝒇=𝟏
 TAREA: S12

2. Para complementar la lectura y entender mejor la implementación de circuitos, se

recomienda ver los enlaces siguientes:
https://www.youtube.com/watch?v=libWb5M0xxg
https://www.youtube.com/watch?v=O9DtyHnp5aI

2. Considerando las reglas de agrupación, analizar las agrupaciones contenidas en los

mapas K siguientes y marcar la respuesta correcta:
3. Sea el circuito siguiente, obtener la expresión lógica a la que corresponde
t
u
S
v
p q

w
w xx
4. Sea el circuito siguiente, obtener la expresión lógica a la que corresponde
t u

w x
y
z

5. Determine el diagrama de tiempo resultante “S” de la compuerta Y (AND) de

acuerdo a sus entradas “A” y “B” que se muestran en la figura:

6. Dibuje un mapa de Karnaugh para 5 variables. Considere en el costado izquierdo

las variables AB, y en la parte superior las variables CDE. Escriba en cada casilla los
valores en binario y decimal que les corresponde.

7. Obtenga y simplifique al máximo el circuito de la figura siguiente y diseñe su nuevo

circuito:
8. Con el circuito mostrado en la figura siguiente:

a) Encontrar su función lógica.

b) Mostrar su correspondiente tabla de verdad.
c) Encontrar su función lógica equivalente con compuertas NO-Y (NAND) de dos
entradas y dibujar el circuito correspondiente.

9. Utilice el método del mapa de Karnaugh para simplificar la siguiente expresión

Y dibuje su circuito lógico:

10. Escriba la primera forma canónica de la función F(A,B,C,D), encuentre la expresión

ma simplificada y realice su diseño.

Nro. F(A,B,C,D)
0 1
1 0
2 1
3 0
4 1
5 1
6 1
7 1
8 1
9 0
10 1
11 0
12 0
13 0
14 0
15 0
11. Escriba la segunda forma canónica de la función F(A,B,C,D), encuentre la expresión
más simplificada y realice el diseño de su circuito.

Nro. F(A,B,C,D)
0 1
1 0
2 1
3 0
4 1
5 1
6 1
7 1
8 1
9 0
10 1
11 0
12 0
13 0
14 0
15 0

12. Implemente la función (diseñe el circuito):

a) Circuito básico (puede usar puertas AND, OR, NOT, X-OR)
b) Solo con puertas NAND
c) Obtenga las dos formas canónicas de la función.

13. Implemente la función (diseñe el circuito):

a) Circuito básico (puede usar puertas AND, OR, NOT, X-OR)
b) Solo con puertas NOR.
c) Obtenga las dos formas canónicas de la función.

14. Sean las funciones f y h, escribir ambas funciones en sus formas algebraica SdP y
PdS:
ℎ(𝑎, 𝑏, 𝑐, 𝑑) = ∑ 𝑚𝑖𝑛(0,2,5,7,11,12,13,15)

𝑓(𝐴, 𝐵, 𝐶, 𝐷) = ∏ 𝑀𝑎𝑥 (0,2,4,6,8,10,12,14)

15. Simplifica algebraicamente: f (a, b, c) = (a  c) + ab + bc

16. Simplificar: f ( x, y, z, w) = y ( wz + wz ) + xy

17. Se tiene 3 tanques de agua asociados a un sensor que indica si un tanque está lleno,
diseñar un circuito lógico que permita detectar si al menos dos tanques están llenos.
(Considerar 0=vacío y 1=lleno)

18. Diseñar una tabla de verdad de cuatro entradas con los números del 0 al 15 en
decimal, y dos salidas, una salida F1 para determinar si el número de la entrada es
un número primo mayor a 4 y F2 para determinar si en número de entrada no es
primo. Obtener la expresión booleana en min términos y máx términos, simplificar
por mapas de Karnaugh y diseñar su circuito lógico correspondiente.