Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Lab07 VHDL Básico V
Lab07 VHDL Básico V
GUIA DE LABORATORIO
No. DE LABORATORIO: 7
DESCRIPCIÓN
2. Diseñe un circuito lógico cuya salida esté en ALTO cada vez que A y B estén ambas en BAJO,
siempre y cuando C y D estén ambas en BAJO o ambas en ALTO.
Escribir el código VHDL correspondiente al diseño del circuito (síntesis) y el código VHDL
correspondiente a la simulación del mismo (test). En el código de simulación debe generar la
tabla de la verdad completa para poder verificar si el diseño está correcto, tal y como se hizo en
la parte 1 de esta guía.
Entregar los dos códigos en dos archivos diferentes y en formato .txt (uno para la síntesis y el
otro para la simulación). En el código de síntesis debe incluirse como comentario el nombre de
los integrantes del grupo.