Electrónica Digital Ing.

Laprovitta
Práctico Ing. Cortés Y.

Practico N°2: VHDL Logica Secuencial

Ejercicio 1:
Diseñar en VHDL un contador de cuatro bits tipo std_logic_vector que tenga un valor máximo de 10,
utilizando lógica secuencial según la figura. Una vez descrito, verificar el RTL. Nombre de la entidad:
Counter_4bit_up. (Se sugiere utilizar variable temporal tipo integer)

Figura 1. Counter 4 bits up to 10

Ejercicio 2:
Diseñar en VHDL un test_bench para estimular el diseño. Nombre de la entidad: tb_Counter_4bit_up.
Electrónica Digital Ing. Laprovitta
Práctico Ing. Cortés Y.

ANEXO:

Figura 2. Table of conversions