“Año del Fortalecimiento de la Soberanía Nacional”

UNIVERSIDAD NACIONAL DE INGENIERÍA

FACULTAD DE INGENIERÍA MECÁNICA

ANÁLISIS Y DISEÑO DE CIRCUITOS DIGITALES - ML202

SECCIÓN “C”

INFORME DE LABORATORIO N°03

Docente:
- Ing.Manuel Gomez Casasola
Alumno:

- Allyson Malena Chuyes Farías 20200302E

Objetivos
● Utilizar la herramienta Proteus como simulador de circuitos sumadores y
comparadores.
● Realizar simulaciones con el display.
● Realizar simulaciones de sumas y restas con visualización en el display de manera
condicionada.
Ejercicio 1
Circuito Sumador / Restador de 4 bits, que se visualice el resultado en un display de 7
segmentos siempre y cuando el resultado sea mayor a 5. ( usando el comparador 7485)

Solución

En el laboratorio Nº2 se realizaron las conexiones para poder sumar hasta 30 y que en el
display se observe hasta el número 29 , procederemos a realizar las mismas conexiones, pero,
de manera ordenada.

Figura 1. Laboratorio 2: Simulación en valor 00 de circuito sumador hasta 30

 Figura 2. Laboratorio 2: Simulación en valor 29 de circuito sumador hasta 30

Como ahora nuestro circuito debe tener doble funcionalidad: sumar y restar, procedemos a
añadir la siguiente conexión para las entradas Bi del primer sumador:

Figura 3. Laboratorio 3: Complemento para poder restar

 Figura 4. Añadiendo compuertas XOR

A pesar de haber añadido las conexiones correctamente, nuestro circuito es capaz de sumar,
pero, no de restar adecuadamente, ya que en la resta, se activa C4, el cual al realizar el
circuito de suma, no está activado, es por ello que en el primer sumador la resta sale
correctamente pero al ser pasado a los siguientes sumadores, se le suma +16 a la resta debido
al C4 activado, veamos una resta de 12 - 4 :
 Figura 5. Simulación de resta 12 menos 4

Se puede observar que el sumador retorna un 12-4=8, pero, el C4 está activado, en total la
señal recibida es un 8+16 = 24. No un 8.

Figura 6. Resultado de restar 12 menos 4

Es por ello que debemos negar la señal de la salida C4, únicamente cuando la entrada C0
sea HIGT. Es por ello que se le añade not y un and, de la siguiente forma:
 Figura 7. Adición de un 74LS04 y un 74LS08 entre C4 y C0

Ahora podemos sumar y restar visualizando el resultado correctamente en ambos display.

Continuamos haciendo cumplir la condicional, para ello añadimos un comparador 74LS85, se
pide visualizar el resultado siempre y cuando el resultado sea mayor a 5, es por ello que a las
entradas Bi se conectará B0 y B2 a tierra y B1 con B3 a POWER, debido a que debemos
comparar con el 5:

Figura 8. Conexión del comparador 74LS85

Recibimos S1,S2,S3 y S4. Ya que el máximo que pueden dar estas 4 salidas es 15 y el
comparador es de 4 bits, por lo que con los Si es suficiente para poder saber si el número es
mayor o menor a 5. Y conectamos la salida QA>B a los BI/RBO de nuestros 74LS47.
Pero, debemos tomar en cuenta que, el comparador solo recibe hasta 15, por lo que cuando
sea la suma mayor o igual a 16, el comparador recibirá 0, ya que S1,S2,S3 y S4 serán LOW y
C4 será HIGT, por ello es que debemos añadir un or, si C4 es HIGT o el comparador retorna
HIGT, entonces se debe encender los display.

Figura 9. Adición de un OR entre QA>B y C4

Finalmente, probamos nuestra simulación para sumas y restas menores a 5, iguales a 5 y

mayores a 5:

Suma menor a 5
 Figura 10. Resultado de suma menor a 5
Resta menor a 5:

Figura 11. Resultado de resta menor a 5

Suma igual a 5:

Figura 12. Resultado de suma igual a 5

Resta igual a 5:

Figura 13. Resultado de resta igual a 5

Suma mayor a 5:

Figura 14. Resultado de suma mayor a 5

Resta mayor a 5:

Figura 15. Resultado de suma mayor a 5