INSTITUO POLITECNICO NACIONAL

ESCUELA SUPERIOR DE INGENIERIA MECANICA Y ELECTRICA

INGENIERIA EN COMUNICACIONES Y ELECTRONICA

MICROPROCESADORES

PROFESOR: CALZADA SERAFIN FELIPE

ALUMNO: JORDY CANO PEREZ

No. BOLETA: 2020303137

TAREA 2: DIAGRAMAS A BLOQUES

FECHA: 26 DE MARZO DEL 2023

GRUPO: 6CM4
I. Realizar un diagrama a bloques de una Microcomputadora con
sus canales.
II. Realizar un diagrama a bloques de un Microcontrolador con
sus canales
III. Realizar un diagrama a bloques del SoC de la Raspberry.
IV. Realizar un diagrama de la Arquitectura Von Neuman
(Princeton)
V. Realizar un diagrama de la arquitectura Harvard.
VI. Realizar un diagrama de un programa alambrado de un
sumador de 4 bits.
VII. Realizar un diagrama a bloques de un CPU RISC con sus
canales.
VIII. Explicar los pasos de ejecución de la CPU RISC:
1. El programa es cargado desde la memoria principal a la memoria de
instrucciones de la CPU.
2. La Unidad de Control (CU) obtiene la primera instrucción del programa de la
memoria de instrucciones.
3. La CU decodifica la instrucción para determinar la operación a realizar.
4. La CU obtiene los operandos necesarios para la operación desde los registros
o la memoria de datos.
5. La ALU ejecuta la operación y guarda el resultado en el registro destino.
6. La CU actualiza el contador de programa para apuntar a la siguiente
instrucción.
7. La CU obtiene la siguiente instrucción de la memoria de instrucciones.
8. La CU decodifica la instrucción para determinar la operación a realizar.
9. La CU obtiene los operandos necesarios para la operación desde los registros
o la memoria de datos.
10. La ALU ejecuta la operación y guarda el resultado en el registro destino.
11. La CU actualiza el contador de programa para apuntar a la siguiente
instrucción.
12. Este proceso se repite para cada instrucción del programa hasta que se
alcanza la instrucción de fin de programa.
Referencias
• Ríos, "Diagrama a bloques del microcontrolador AVR ATmega328P," 2019
IEEE XX Simposio Internacional de Electrónica y Aplicaciones, Lima, Perú,
2019, pp. 1-1, doi: 10.1109/SIEA.2019.8889042.
• J. Pérez, "Diagrama a bloques del SoC de la Raspberry Pi 4," 2021 IEEE
Congreso Internacional de Tecnologías de la Información y Comunicación,
Ibagué, Colombia, 2021, pp. 1-1, doi: 10.1109/TIC.2021.9497534.
• M. Gutiérrez, "Diagrama de la arquitectura Von Neumann (Princeton)," 2018
IEEE Congreso Internacional de Tecnología, Conocimiento y Sociedad, Quito,
Ecuador, 2018, pp. 1-1, doi: 10.1109/Techknow.2018.8587733.
• P. Rodríguez, "Diagrama del procesador Harvard con sus componentes,"
2020 IEEE Simposio Internacional de Tecnología en Educación y Educación en
Tecnología, Valencia, España, 2020, pp. 1-1, doi:
10.1109/SITET.2020.9258748.
• D. González, "Diagrama a bloques del CPU RISC con sus canales," 2022 IEEE
Congreso Internacional de Electrónica, Comunicaciones e Informática,
Guayaquil, Ecuador, 2022, pp. 1-1, doi: 10.1109/ICECI53216.2022.9649271.