1 of 36

Instituto Tecnológico de Costa Rica

Escuela de Ingeniería Electrónica

EL 3307 Diseño Lógico

Ejercicios

Tema: Codificadores, Decodificadores, Multiplexores,

Demultiplexores

Recopilación realizada por:

Ing. José Alberto Díaz García

Diciembre 2008
 PROBLEMAS. 397
2 of 36
12. Parael comparadorde 4 bits de la Figura 6.80, dibujar cada forma de onda de salida para las
entradasque se muestran.Las salidas son activas a nivel ALTO.

.oto -r:-'L-~-J-~
I I I I I 1
A1 -+-f-1-1--4-+
1
I I
I I I I
A2: I : : ; 1
-t-f i i i I
¡ I I I ~ !
AJ .J i i i L-L
I I I I I 1

Bo~! t--1 J-f I-i ..-+!

BI 1 U !!U1
11
I
1 1 1 1 I I
B2 -f:---1-+--~-~
! '-4 L
BJ-1--J !!_.I.~ L
6.80
FIGURA
13.Paralos grupos de númerosbinarios, detenninar los estadosde salida para el com-
paradorde la Figura6.22.
(.)A~~lAO = 1100; B)B~IBO = 1001
(b)A~~,Ao= IOOO;B~~lBo= 1011
(c) A~~IAo = 0100;B)B~,BO= 0100

SECCIÓN6.S Decodificadores
14. Cuando en la salida de cada puerta de decodificación de la Figura 6.81 hay un nivel ALTO,
¿cuáles el código binario que apareceen sus entradas?El bit más significativo (MSB) esAJ.

(a)

At
A 1 -.co rLr- '--

Az
A,

(e) (d) 6.81

FIGURA
lS. ¿Cuáles la lógica de decodificación para cadauno de los siguientescódigos, si se requiereuna
salida activa a nivel ALTO (I)?
(a) 1101 (b) 1000 (c) 11011 (d) 11100
(e) 101010 (1) 111110 (1) 000101 (b) 1110110
16. Resolver el Problema 13, suponiendoque se requiere una salida activa a nivel BAJO (O).
398 . FUNCIONES
DELA LÓGICA
COMBINACIONAL 3 of 36

17. Se deseadetectarúnicamentela presenciade los códigos 101O, 1100,0001 y 1011. Paraindi.

car la presenciade dichos códigos se requiere una salida activa a nivel ALTO. Desarrollar la
lógica de decodificación mínima necesariaque tenga una única salida que indique cuándo
cualquierade estoscódigos se encuentraen las entradas.Paracualquier otro código, la salida
ha de ser un nivel BAJO.
18. Si se aplican las fonnas de onda de entradaa la lógica de decodificación de la Figura 6.82,
dibujar las fonnas de onda de salida en función de dichas entradas.

Ao-rl.
I I I
. Ir1-I
I Ao
Al! ! I i I !
I
I
I
.
r
.
j
t
t-t-
! !
A. r
A2 -J 1' !

A2
6.82
FIGURA
19. Se aplican secuencialmentenúmerosBCD al decodificador BCD-decimal de la Figura 6.83.
Dibujar un diagramade tiempos que muestrecada salida en relación con el resto de las seña-
les de salida y con las de entrada.

BCD/DEC
o
.,rl." 1 '-

r:-~-~I
Ao -rL

Al
~--~~-:--1--'¡'1
I
I
I
I
I
I
I I I
I
I I
I
I I
I
I
4.- -
'"o
Al
1
2
1
)
I I
~
A2 ..LJ ~ L-J , LJ , L--J 1--01L-L ! -'2 4 4-
I I I I I .. I I I I A] 8 '
r-1 ! ! r-1 I III
A3 -J I I I I 1.1 I ! I 6
7""-
8 "'"- -
9

74HC42 FIGURA
6.83
20. Un decodificador/excitadorde 7-segmentoscontrola el display de la Figura 6.84. Si se aplican
las fonDasde onda de entradaque se muestran,determinar la secuenciade dígitos que apare-
ce en el display.

~ _Rrl
I t
Ji
I I I I I I
BCD/7 .
~
A. --+--t 11! f 1': ! I! I~ :! Ao h
~

A2 -L-J--1-J
I ': l'
I
¡l~-J.
I
-'
I Al
A2
C
d
"
,~
AJ 1: ::jll t--1 : !! t--f
I L- ~ .
f ~
,

..

FIGURA
6.84
 PROBLEMAS.4 of399
36

SECCiÓN 6.6
21. Suponerque el codificador lógico decimal-BCD de la Figura 6.38 tiene las entradas3 y 9 a
nivel ALTO. ¿Cuál es el código de salida?¿Esésteun código BCD (8421) válido?
22. Un decodificador74HCI47 tiene niveles BAJOS de tensión en suspiDes2, 5 Y 12. ¿Quécódi-
go BCD apareceen las salidassi tOdaslas demásentradaSestána nivel ALTO?

SECCiÓN 6.7 Convertidores de código

23. Convertir a BCD los siguientesnúmerosdecimalesy luego a binario.
(a) 2 (b) 8 (c) )3
(d) 26 (e) 33
24. Explicar )a lógica requeridapara convertir a código Gray un número binario de ) Obits, y uti-
lizar esta lógica para convertir los siguientesnúmerosbinarios:
(a) 10)010)0)0 (b) 1111100000
(c) 0000001110 (d) 111111111)
25. Explicar la lógica requerida para convertir a binario un código Gray de 10 bits Y utilizar esta
lógica para convertir a binario los siguientescódigos Gray:
(a) 1010000000 (b) 0011001100
(c) 1111000111 (d) 00000oo001

SECCIÓN 6.8 Multiplexores (.electores de datos)

26. En el demultiplexor de la Figura 6.85, determinarla salida para los siguientesestadosde entra-
da: Do = O, DI= 1, D2= 1, D3= O, So = 1, SI = O

MUX

~ l}O'
Do
DI y

D2
D3

6.85
FIGURA
27. Si las entradasde selecciónde datosdel multiplexor de la Figura 6.85 se secuenciantal y como
se muestraen las formas de onda de la Figura 6.86, detenninar la forma de onda de salidapara
los datosde entradadel Problema26.

So
---~
I I
:'I :L-_J---l~-J---l
I I I I I I I
-
I I I I I I I I I I
~ 1, ~t---1 ! I I ,
SI --J L-J LJ L~ J L- 6.86
FIGURA
28. Las formas de onda mosttadasen la Figura 6.87 se aplican a las entradasde un multiplexor de
ocho enttadas74LS 151. Dibujar la senalde salida Y.

SECCIÓN 6.9 Demultiplexores

29. Desarrollar el diagramade tiempos completo (entradasy salidas)de un 74HCl54 utilizado en
una aplicación de demultiplexación en el que las entradasson las siguientes:las entradasde
selecciónde datostoman, de forma repetitiva y secuencialmente,los valores generadospor un
400 . FUNCIONES
DELA LÓGICA
COMBINACIONAL 5 of 36

contadorbinario que comienzaen 0000, y la enb"adade datos es una cadenade datos serie,en
BCD, que representanal número decimal 2468. El dígito menossignificativo (8) es el prime-
ro de la secuencia,con el bit menossignificativo en primer lugar, y deberáapareceren los cua-
tro primeros bits de la salida.

So :: I I :: : ::
SI
----l-LJ ~
;;
t
-1
I
rTr ,1
1
¡ I
I
:I¡; ir::
I
I
I
¡ ¡ ¡
I 1
Entradasde I 1 1 1
selección L t-.t~-:1'!:1
¡ !¡¡
1'1

S~ I I I I I I I I I 1
" I I I 1 1
I f I I 1 I I I I I I
~-,
~ H 1:--1
¡ H Ir ¡ 11;
H: IH r-
: ¡ ¡! 1: 1-1--1-11
I 1 1
i
¡
Do I I I I I 1 I I I I
I I 1 I I
1
IIII ¡!! J! i f 1!
DI I I 1 I I I I I I

D2
--++---~..-r1-1~
I
I
I
¡-~--4-~---1
1
I I
I
I
I
I
1
1
1
I
I
1
1
1
I
I
I
1
I
I
I
I
I
I
I
I

Entradas
D) ~ "i
¡ i
I
I
::
I

~;
1
t "r:'t1
¡ ; i i
r
i ;
llJ---t---t-'
~¡!¡¡I
de datos !. 1 :i. ¡I I 1 ¡I I I

--t~~rl
D I I 1 I 1 I 1 I I I
4 I I
111 ¡¡ ¡I11 I 11
1 I I I I 1 1 1
D.1 I I I 1 I I I I 1

°6
1
: 'T
II II
I
1 :!
l' L-1
r-11L-J--
I I I1 1
1
- J I I I I I
1 J1
i
I !!
I 1 ~ FIGURA
6.87

SECCIÓN 6.10

Duración
debit
~

+-J I:: I
Ao .J-l.-1--T-1-J-' I I , I I I I I I

A)
¡III I ¡
I I l' I I I

S-T--l---l-J
I I I
A2 I
I
I :!
I
I
I
I
U1 I
r-i!! I II j!
A3 ~ I ::. ~ 6.88
FIGURA

31. Determinar las salidas EImpar y EPar de un generador/comprobadorde paridad 74LS280 de

9 bits, para las entradasde la Figura 6.89. Utilice la tabla de verdad de la Figura 6.59.

SECCIÓN 6.11 Localización de ayerias

32. El sumadorcompleto de la Figura 6.90 se pruebabajo todas las condiciones de entradaposi-
bles, con las señalesde entradaindicadas.A partir de la observaciónde las señalesE y Caut'
¿funcionacorrectamente?Si la respuestaes no, ¿cuáles la causamás probable de fallo?
33. Enumerarlos posibles fallos de cada codificador/display de la Figura 6.91.
34. Desarrollar un procedimientode pruebassistemáticopara verificar el funcionamiento comple-
to del codificador de teclado de la Figura 6.42.
 PROBLEMAS. 401

PAR I 1 I I
í í i I

IMPAR :! It :! :! !:
!:: ! 6 of 36

Ao --l__t 1-.o-J-l_J---1_-
-..-:-1 1_[-1--1___1.._1
I
A I I I I
I 1 I
- -:! ! I ¡ I1
! I

. I I I
A.. I I I I I I

A3 __1...1___r1__Ji___J"-
A4 _ L_j-t-i_.l_s.-:--1
1 I I I

! I¡ 1t I!!!
A I I lit t
5 I I I
¡ 1 ¡t-_!!1
iI I
A I I I I I I
6 I I

JJ.I! ! ! J
A7 .. ~~ "t~j1
6.89
FIGURA

A
I , ,i
I :
:
:
:
:i i:
B, - -~ r-l I
I
1---4--r---T-.l'
I I
I
I
I
C..
--' t-1 J--.ft-1 '-"' ~ ~ t-1 i
E
18

---:~! I I
:'; I¡r--1-
I I I I
I I ,
I I I I I I I I
c- - : I

FIGURA
6.90

(a) (b) (c)

6.91
FIGURA

35. Hay que probar el convertidor BCD-binario fonDadopor cuatro sumadoresque se muestraen
la Figura 6.92. En primer lugar, hay que verificar que el circuito convierte de BCD a binario.
El procedimiento de prueba requiere la aplicación secuencialde númerosBCD, comenzando
por 0109 para comprobarque la salida binaria es la correcta.¿Quésíntomao síntomasaparece-
rían en las salidasbinarias si ocurrieran cadauno de los siguientesfallos? ¿Cuál es el número
BCD para el que se detectapor primera vez cada error?
(a) La entradaAl está en circuito abierto (sumador superior).
(b) Coutestá en circuito abierto (sumadorsuperior).
(c) La salida E4 está cortocircuitada a masa(sumador superior).
(d) La salida 32 está cortocircuitada a masa(sumador inferior).
402 . FUNCIONES
DELA LÓGICA
COMBINACIONAL 7 of 36

Salida binaria de 7 bits FIGURA

6.92

36. En el display con multiplexación de la Figura 6.52, detenninar la causa(o las causas)máspro-
bable para cadauno de los siguientessíntomas:
(a) El display del dígito B (el más significativo) no se enciende.
(b) Ninguno de los displays de 7-segmentosse enciende.
(c) El segmentof de ambosdisplays apareceencendidosiempre.
(d) Hay un parpadeovisible en los displays.
37. Desarrollar un procedimiento sistemáticopara probar exhaustivamenteel CI selectorde datos
74LS151.
38. Durante las pruebasdel sistemade transmisión de datos de la Figura 6.60, se aplica un códi-
go a las entradasDo a D6 que contiene un número impar de ls. Se introduce deliberadamente
un único bit erróneo en la línea de transmisión serie entre el multiplexor y el demultiplexor,
pero el sistemano detectael error (salida de error = O). Tras algún tiempo de investigación,
se verifican las entradascon el comprobadorde paridad par y se encuentraque en Do a D6 hay
un número par de 1s, como se esperaba,y también se compruebaque el bit de paridad D7 es
l. ¿Cuálesson las posibles razonesde que el sistemano indique el error?
39. Describir de forma generalcómo probaríamosel sistemade transmisión de datos de la Figura
6.60 y especificarun método de introducción de erroresde paridad.

Aplicacióna los sistemasdigitales

40. El bloque de la lógica de salida del semáforo se implementa en el sistemausando lógica de
función fija mediante un 74LS08 con puertas AND operando como puertas negativa-NOR.
 PROBLEMAS.
8 of 36 403

Utilizar un 74LSOO(puertasNAND cuádruples)y cualquier otro dispositivo que seanecesa-

no para generarsalidasactivas a nivel BAJO para las entradas
41. Implementar la lógica de salida del semáforo con el 74LSOOsi se necesitansalidasactivas a
nivel BAJO.

Problemasespecialesde diseño
42. Modificar el diseño del sistema de multiplexación del display de 7-segmentosde la Figura
6.52 para permitir visualizar dos dígitos adicionales.
43. Utilizando la Tabla 6.2, escribir las expresionesde suma de productos para E y CouIde un
sumador completo. Utilizar un mapa de Karnaugh para minimizar las expresionesy luego
implementarlasempleandoinversoresy lógica AND-OR. Indicar cómo se puede reemplazar
la lógica AND-OR con selectoresde datos 74LS151.
44. Implementar la función lógica especificadaen la Tabla 6.12 utilizando un selector de datos
74LS151.

TABLA 6.12

45. Utilizando dos de los módulos sumadoresde 6 posicionesde la Figura 6.14, diseñarun siste-
ma de votación de 12 posiciones.
46. El bloque sumadordel sistemade control y recuento de pastillas de la Figura 6.93 realiza la
sumadel número binario de 8 bits del contadory del número binario de 16 bits del registro B.
El resultadode la suma se almacenaen el registro B. Utilizar circuitos 74LS283 para imple-
mentar esta función y dibujar un diagrama lógico completo que incluya la numeraciónde los
piDes.Revise el funcionamiento del sistemaen el Capítulo l.
47. Utilizar circuitos 74HC85 para implementar el bloque comparador del sistema de control y
recuentode pastillas de la Figura 6.93 y dibujar un diagrama lógico completo que incluya la
numeraciónde pines. El comparadorcomparael número binario de 8 bits (en realidad sólo se
requierensietebits) del convertidor BCD-binario con el número binario de 8 bits del contador.
404. DE LA LÓGICA 9 of 36

f.DCDCD C<xIific. 4 hit,

-.. Decimal.-+
~ffi~ aBCD
[[JDCD
Te(:lado

8 biL~

RegiscroB
16-bita 'f~t~t~!
Coovenidor DecOOifk..
decódigo B
Bill8rio BCDa
7-1e1

,,~:!~~'~.c
MUX

16bils

Entrada de ("Ontrol de la
secuencia de conmutación

6.93
FIGURA

48. Se utilizan dos decodificadoresBCD- 7-segmentosen el sistema de control y recuento de la

Figura 6.93. Uno de ellos se requierepara controlar el display de dos digitos pastillas/bote, y
el otro para controlar el display de 5 digitos número total de pastillas envasadas.Utilizar cir-
cuitos 74LS47 para implementar cada decodificador y dibujar un diagrama lógico completo
que incluya la numeraciónde pines.
49. El codificador que se muestraen el diagramade bloques de la Figura 6.93 codifica cadapul-
sación de una tecla decimal y la convierte en BCD. Utilizar un 74HC147 para implementar
esta función y dibujar un diagrama lógico completo que incluya la numeraciónde pines.
SO.El sistemade la Figura 6.93 requiere dos convertidoresde código. El convertidor BCD-bina-
no convierte los dos númerosBCD de dos digitos del registro A en un código binario de 8 bits
(en realidad sólo se necesitan7 bits dado que el bit más significativo siempre es O).Utilizar
los convertidores de código circuito integrado apropiados para implementar la función del
convertidor BCD-binario, y dibujar un diagrama lógico completo que incluya la numeración
de pines.

REVIS
IONES
DECADASECCiÓN
SECCiÓN 6.1
l. (a) 1: = 1, C. = O (b) E = O, C... = O
 RESPUESTAS.405
10 of 36

(c) 1::= 1, C.. = O (d) E = O,C. ~ 1

2. 1::= 1,C. = 1

SECCIÓN 6.2 Sumadores binaríos en paralelo

l. C_E4EJE2E¡= 11001
2. Se requierentres 74LS283 para sumardos númerosde 10 bits.

SECCIÓN 6.3
1. CI = O,C, = 1
1. C. = 1
SECCIÓN 6.4 Comparadores
1. A > B = 1,A < B = O,A = B = OcuandoA = 1011y B = 101O
2. Comparador de la derecha: pin 7: A < B = 1; pin 6: A = B = O; pin 5: A > B = O
Comparador de la izquierda: pin 7: A < B = O;pin 6: A = B = O;pin 5: A > B = l

SECCIÓN 6.5 Oecodificadores

l. La salida 5 está activa cuandoen las entradasse aplica 101.
2. Se utilizan cuatro 74HCI54 para decodificar un número binario de 6 bits.
3. La salida activa a nivel BAJO controla el display de diodos LEO en cátodo común.

SECCIÓN 6.6 Codificadores

1. (a)Ao= 1,AI = 1,A2=0,A]= 1
(b) No, no es un código BCD válido.
(c) Sólo puedeestaractivadauna entradapara obtener una salida válida.
2. (a) ~ = O,~ = 1, Al = 1,Ao = 1
(b) La salida es 0111, que es el complementode lO()()(8).

SECCIÓN 6.7 Convertidores de código

1. 10000101(BCO)= 10101012
2. Un convertidor binario-código Gray de ocho bits estáformado por siete puertasOR-exclusiva
en una disposición como la de la Figura 6.43.

SECCIÓN 6.8 Multiplexores (selectoresde datos)

1. La salida es O.
2. (a) 74LS157: Selectorde datos cuádruplede 2 entradas.
(b) 74LS 151: Selectorde datos de 8 entradas.
3. La salida de datos alterna entre un nivel BAJO y un nivel ALTO a medida que las entradasde
selecciónde datos cambian, secuencialmente,entre los distintos estadosbinarios.
4. (a) El 74HCI57A multiplexa los dos códigos BCO al decodificador de 7-segmentos.
(b) El 74LS47 decodifica el código BCO para excitar el display.
(c) El 74LSI39 activa los displays de 7-segmentosalternativamente.

SECCIÓN 6.9 Demultiplexores

1. Se puede utilizar un decodificador como multiplexor, utilizando las lineas de entradacomo
entradasde selecciónde datos y una linea de activación como entradade datos.
2. Las salidasestántodas a nivel ALTO exceptoDIo, que es un nivel BAJO.