Fase 01

FASE I
DEFINICIÓN
FASE I
DEFINICIÓN
En esta fase se hace referencia a investigaciones anteriores relacionadas
con las variables de estudio, así como las bases teóricas que se tomaron en
cuenta para el proyecto y sus variables.
Seguidamente se expone la descripción de la investigación, así como los
objetivos que se buscan alcanzar en la misma, su justificación y propósito.
1. TEORIZACIÓN DE LAS VARIABLES
A continuación se presenta las bases teóricas que sustenta la
investigación que se esta realizando. Esta contiene los antecedentes,
investigaciones que se realizaron en diferentes universidades, y la variable
de esta investigación la cual es compuertas lógicas digitales ternarias.
1.1 ANTECEDENTES DE LA INVESTIGACIÓN
Se tomaron como referencia algunos estudios realizados con anterioridad
en diferentes universidades. La investigación hecha por García y Ortega
(2004) sobre “Compuertas lógicas digitales basadas en lógica ternaria”. El
tipo de investigación fue descriptiva y documental y tuvo como objetivo el
4
5
desarrollo de varios prototipos de compuertas lógicas digitales basadas en
lógica ternaria utilizando para el diseño la tecnología TTL. Se sustentó bajo
los conceptos teóricos de los autores Wakerly (1993), Fink y Wayne (1997),
Porat y Barna (1992) y la pagina Web trinary.cc.
Se empleo la técnica de Angulo (1986). La presente investigación
utilizará compuertas lógicas digitales basadas también en lógica ternaria,
pero de dos entradas y una salida. El propósito es el desarrollo de varios
tipos de compuertas lógicas digitales basadas en lógica ternaria utilizando
para su diseño en lugar de la tecnología TTL la tecnología CMOS. La
metodología seguida por los investigadores constituye un gran aporte para
esta inve stigación.
Otra investigación que se tomó como referencia fue la hecha por Linares y
Rodríguez (2004) en la cual desarrollaron el “Banco de pruebas para la
comprobación del funcionamiento de las compuertas lógicas TTL básicas”.
En cuanto al tipo de investigación es de tipo descriptiva y proyectiva a la vez,
puesto que explica los elementos que la conforman y da soluciones a los
objetivos planteados. La metodología utilizada durante el desarrollo del
prototipo fue la señalada por Angulo, (1986) que cons ta de nueve etapas.
Para llevar a cabo la construcción del prototipo se hizo indispensable la
utilización de un microcontrolador modelo 16F877 fabricado por microchip y
el PC, el cual fue interfaz entre el usuario y el PIC utilizando el lenguaje de
programación visual Basic 6.0. Los resultados obtenidos del banco de
pruebas fueron los esperados en cuanto a la capacidad de verificar la

6
compuerta seleccionada, tiempo y economía. La presente investigación
aunque no plantea un microcontrolador y el PC (el cual sirvió de interfaz
entre el usuario y el PIC a través del lenguaje de programación visual Basic
v6.0) es de mucha ayuda para este proyecto por la forma que presenta los
pasos para desarrollar los objetivos planteados.
Además de las investigaciones mencionadas, se tomaron en cuenta
trabajos llevados a cabo en el exterior entre los cuales se encuentra el de
Turgay Temel y Avni Morgul (2004) en su trabajo “Implementation of multi-
valued logic gates using full current -mode CMOS circuits” en el cual un set de
compuertas lógicas multivaluadas fue diseñado utilizando tecnología de tipo
CMOS. Se usaron operadores de tipo min, max, inversor, literal y cíclico para
realizar la implementación de las compuertas, en ésta investigación se
comprobó que éstos circuitos exhiben mejor comportamiento en cuanto a la
estática y la dinámica de los mismos y consumen menos área comparados
con topologías previas de diseño de lógica multivaluada (LMV) y sus
contrapartes de lógica binaria.
El desarrollo de la investigación mencionada sirve de guía para el
presente trabajo de investigación ya que la tecnología utilizada y la lógica
multivaluada es la que se pretende usar para el diseño de las compuertas
lógicas digitales ternarias.
Otra de las investigaciones realizadas en el extranjero que se tomó como
referencia fue la hecha por Mariani, Pessolano y Saletti (fecha de consulta:
2008, octubre, 03) . “Un Nuevo Diseño de Lógica Ternaria CMOS para bajo
7
poder y bajo Voltaje”.Este trabajo presenta un nuevo modelo de bajo poder y
voltaje CMOS, Lógica multivaluada (LMV) de lógica ternaria. Esta lógica usa
el proceso de entrada tecnológico y requiere únicamente para suplir un poder
extra de circuitos binarios CMOS, usando una original característica del
CMOS de salida dinámica de multivalor, es presentado como una ventaja,
obteniendo mejores márgenes de ruido y un bajo consumo de poder
comparado a otros CMOS de soluciones ternarias.
Al aplicar este trabajo, es discutido con una propuesta general de circuitos
asíncronos, que puede ser diseñado como un completo elemento del modelo
lógico ternario. El aporte a la presente investigación es en el ámbito de la
tecnología usada, ya que fue la tecnología CMOS presentada como ventaja
para lograr un bajo consumo de poder comparado a las otras tecnologías
para el presente diseño.
1.2 BASES TEÓRICAS
A continuación se presentan las teorías y la conceptualización que
guardan relación con el estudio de las “Compuertas lógicas digitales ternarias
de dos entradas y una salida” cuyo conocimiento es de suma importancia
para el desarrollo de ésta investigación.

8
1.2.1 COMPUERTAS LÓGICAS
Para Dempsey (1987. P 7), “denominamos puerta lógica, o
simplemente puerta, a un circuito electrónico capaz de tomar decisiones, esto
es de realizar operaciones lógicas, a partir de entradas binarias”.
1.2.1.1 LÓGICA MULTIVALUADA
(A) LÓGICA DIGITAL BINARIA
Contín (1986). La notación de la lógica digital binaria se basa en el
álgebra booleana. Sus símbolos se denominan variables booleanas (lógicas);
todas las variables de ésta índole poseen dos valores, 0 o 1. En la mayoría
de los circuitos digitales, la operación de los circuitos se restringe a dos
estados. Por consiguiente se asegura una confiabilidad muy grande.
a) COMPUERTA BUFFER
La compuerta lógica buffer, realiza la función booleana igualdad. En la
práctica se suele utilizar como amplificador de corriente (buffer en inglés).

9
Figura 1: Símbolo de la función lógica BUFFER a) Contactos,

b) Normalizado y c) No normalizado
Fuente: http://es.wikipedia.org (2008, octubre, 03)
La ecuación característica que describe el comportamiento de la
compuerta buffer es:
(1)
CUADRO 1
TABLA DE VERDAD DE LA COMPUERTA BUFFER
Entrada A Salida A
0 0
1 1
b) COMPUERTA AND
La compuerta lógica AND realiza la función booleana de producto lógico.
Su símbolo es un punto (·), aunque se suele omitir. Así, el producto lógico de
las variables A y B se indica como AB, y se lee A y B o simplemente A por B.

10
Figura 2: Símbolo de la función lógica AND a) Contactos,

compuerta AND es:
(2)
CUADRO 2
TABLA DE VERDAD DE LA COMPUERTA AND
ENTRADA A ENTRADA B SALIDA AB
0 0 0
0 1 0
1 0 0
1 1 1
Se puede definir la compuerta AND, como aquella compuerta que entrega
un 1 lógico sólo si todas las entradas están a nivel alto 1.

11
c) COMPUERTA OR
La puerta lógica OR realiza la operación de suma lógica.
Figura 3: Símbolo de la función lógica OR a) Contactos, b) Normalizado

y c) No normalizado
Fuente: http://es.wikipedia.org (consulta: 2008, octubre, 03)
compuerta OR es:
(3)
CUADRO 3
TABLA DE VERDAD DE LA COMPUERTA OR
0 0 0
0 1 1
1 0 1
1 1 1
Se puede definir la puerta OR como aquella que proporciona a su salida
un 1 lógico si al menos una de sus entradas está a 1.

12
d) COMPUERTA XOR
La puerta lógica XOR realiza la función booleana A'B+AB'. Su símbolo es
el más (+) inscrito en un círculo. En la figura 4 pueden observarse sus
símbolos en electrónica.
Figura 4: Símbolo de la función lógica XOR. a) Contactos,

compuerta XOR es:
|- (4)
CUADRO 4
TABLA DE VERDAD DE LA COMPUERTA XOR
0 0 0
0 1 1
1 0 1
1 1 0

13
Se puede definir esta compuerta como aquella que da por resultado uno,
cuando los valores en las entradas son distintos. ej: 1 y 0, 0 y 1 (en una
compuerta de dos entradas).
Si la compuerta tuviese tres o más entradas, la XOR tomaría la función de
suma de paridad, cuenta el número de unos a la entrada y si son un número
impar, pone un 1 a la salida, para que el número de unos pase a ser par.
Esto es así porque la operación XOR es asociativa, para tres entradas
escribiríamos: a (b c) o bien (a b) c. Su tabla de verdad sería:
CUADRO 5
TABLA DE VERDAD DE UNA COMPUERTA XOR DE TRES ENTRADAS
Entrada A Entrada B Entrada C Salida A B C
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

14
e) COMPUERTA NOT
La compuerta lógica NOT realiza la función booleana de inversión o
negación de una variable lógica.
Figura 5: Símbolo de la función lógica NOT a) Contactos,

compuerta NOT es:
(5)
CUADRO 6
TABLA DE VERDAD DE LA COMPUERTA NOT
Entrada A Salida
0 1
1 0
Se puede definir como una compuerta que proporciona el estado inverso
del que esté en su entrada.

15
f) COMPUERTA NAND
La puerta lógica NAND realiza la operación de producto lógico negado. En
la figura 6 pueden observarse sus símbolos en electrónica.
Figura 6: Símbolo de la función lógica NAND. a) Contactos,

La ecuación característica que describe el comportamiento de la puerta
NAND es:
(6)
CUADRO 7
TABLA DE VERDAD DE L A COMPUERTA NAND
Entrada A Entrada B Salida
0 0 1
0 1 1
1 0 1
1 1 0

16
Se puede definir la puerta NAND como aquella que proporciona a su
salida un 0 lógico únicamente cuando todas sus entradas están a 1.
g) COMPUERTA NOR
La puerta lógica NOR, realiza la operación de suma lógica negada. En la
figura 7 pueden observarse sus símbolos en electrónica.
Figura 7: Símbolo de la función lógica NOR. a) Contactos,

NOR es:
(7)
17
CUADRO 8
TABLA DE VERDAD DE LA COMPUERTA NOR
0 0 1
0 1 0
1 0 0
1 1 0
Se puede definir la puerta NOR como aquella que proporciona a su salida
un 1 lógico sólo cuando todas sus entradas están a 0. La puerta lógica NOR
constituye un conjunto completo de operadores.
h) COMPUERTA XNOR
La puerta lógica XNOR, realiza la función booleana AB+A'B'. Su símbolo
es un punto (·) inscrito en un círculo. En la figura 8 pueden observarse sus
símbolos en electrónica.
Figura 8: Símbolo de la función lógica XNOR. a) Contactos,

18
XNOR es:
(8)
CUADRO 9
TABLA DE VERDAD DE LA COMPUERTA XNOR
0 0 1
0 1 0
1 0 0
1 1 1
Se puede definir esta puerta como aquella que proporciona un 1 lógico,
sólo si las dos entradas son iguales, esto es, 0 y 0 ó 1 y 1 (2 encendidos o 2
apagados).
(B) LÓGICA DIGITAL TERNARIA
En pocas palabras, la base 2 no tiene nada de malo. Lo que se va a
aprender está dirigido a darle a los diseñadores otra herramienta que puede
ser utilizada para resolver problemas. Cada herramienta tiene un propósito
que la hace destacarse. El truco es ser experto en las dos y saber cuando
alguna es la mas apropiada para el trabajo. Lo que le da a los sistemas

19
ternarios su lugar único es el hecho de poder representar números mucho
más grandes con una menor cantidad de dígitos.
Las computadoras son utilizadas con dos propósitos generales. Una es la
recuperación de información y la otra realizar cálculos matemáticos. La
recuperación de información generalmente depende de la velocidad de los
componentes de computador como el disco duro, CPU, memoria disponible y
también el número de tareas simultáneas que esté llevando a cabo la
máquina. Para ésta discusión no se tomará en cuenta éste uso del
computador.
Los cálculos numéricos son utilizados para una variedad de aplicaciones
desde modelos del clima hasta cálculo de intereses financieros. Estos
números deben ser exactos. El problema se presenta en la habilidad de
representar números que son analógicos por naturaleza cuantificándolos en
unidades discretas. Para poder mejorar la calidad del cálculo se utilizan mas
bits para que el error de cuantificación disminuya.
Éste error de cuantificación también afecta la manera en que las
computadoras tienen contacto con el mundo exterior. Los microprocesadores
son utilizados para controlar hornos de microondas, vuelos aéreos,
transferencia de audio entre líneas telefónicas y hasta para hacer que los
juguetes de los niños parezcan mas reales dándoles diálogos. Esto se logra
convirtiendo del mundo analógico al mundo digital y de nuevo a analógico.
Todo el sistema gira en torno a la calidad de las muestras de la data
analizada o la calidad del resultado a la salida. Significa que el número de

20
bits utilizados para la entrada o salida es el factor final en la calidad de todo
el sistema. Un sistema no puede ser mas exacto de lo que puede leer en la
entrada o de lo que puede mostrar en la salida.
Para cumplir con los criterios de calidad del diseño de un sistema, un
ingeniero normalmente adicionaría más bits. El problema es que mientras
más bits agregue, el sistema de cómputo se vuelve mas costoso. Además
convertidores A/D y D/A de mayor orden ocupan mas espacio porque tienen
mas pines.
Otro problema es que la calidad requerida por un sistema puede hacer
que un diseñador agregue más bits de los que soporta el microprocesador.
Por ejemplo, un gran número de sistemas de control están basados en un
chip llamado 8052 el cual es un CPU de 8 bits. La calidad de control deseado
por el diseñador puede requerir que sea utilizado un convertidor A/D y D/A de
12 bits. Esto haría que el CPU utilice 2 ciclos de memoria para leer, escribir o
llevar a cabo cualquier matemática en la data.
Como resultado, se necesitarían dos ubicaciones de memoria para
almacenar la data o para cálculos intermedios. Esto puede afectar el
desempeño del sistema, tiempo de respuesta y requerimientos de memoria
que a la larga incrementan el costo o hacen al sistema irrealizable.
a) OPERACIONES BINARIAS
Las operaciones binarias toman dos números y los manipulan de acuerdo
a un juego de instrucciones.
21
En el álgebra ternaria existen cuatro funciones binarias.
- MIN
El propósito de éste operador es seleccionar el valor Mínimo entre las dos
entradas
El siguiente cuadro ilustra ésta operación:
CUADRO 10
FUNCIÓN MIN
B/A 0 1 2
0 0 0 0
1 0 1 1
2 0 1 2
Fuente: Grubb (2001)
Figura 9: Símbolo esquemático de la función MIN

Fuente: www.trinary.cc (2001)
- MAX
El propósito de éste operador es seleccionar el valor máximo entre las dos
entradas.

22
CUADRO 11
FUNCIÓN MAX
B/A 0 1 2
0 0 1 2
1 1 1 2
2 2 2 2
Figura 10: Símbolo esquemático de la función MAX

- MAX EXCLUSIVA
Ésta compuerta está relacionada de alguna manera con la función MAX.
Su diferencia es que tiene una salida numérica cuando una o la otra entrada
crea exclusivamente la salida de la función MAX. En otras palabras, si los
valores son iguales, habrá un cero en la salida.
CUADRO 12
FUNCIÓN MAX EXCLUSIVA
B/A 0 1 2
0 0 1 2
1 1 0 2
2 2 2 0

23
Figura 11: Símbolo esquemático de la función MAX Exclusiva

Ésta función tiene una propiedad interesante, si un número es maxed
exclusivamente con 1’s y sus resultados son maxed con unos, se recupera el
número original. Por ejemplo. Por ejemplo, suponga que el siguiente número
es maxed exclusivamente
12012
11111
-------- resultando:
02102
Luego si la misma operación es aplicada
02102
11111
-------- resultando:
12012
Ésta propiedad será de utilidad en muchas operaciones como or’s
exclusivas en el álgebra binaria.
- MEAN
El propósito de éste operador es seleccionar el número central de dos
entradas. Si las dos entradas son 1, la salida es 2. Si una de las entradas es

24
1, la salida es 1. Si ninguna de las dos entradas es 1, la salida será 0. Ésta
compuerta no tiene análoga en el álgebra binaria ya que selecciona el valor
central.
El siguiente cuadro ilustra su operación:
CUADRO 13
FUNCIÓN MEAN
B/A 0 1 2
0 0 1 0
1 1 2 1
2 0 1 0
Figura 12: Símbolo esquemático de la función MEAN

- MAGNITUD
El propósito de éste operador es comparar la magnitud de dos entradas.
Si un valor es menor, habrá un cero en la salida. Si es igual, sale un uno. Y si
es mayor, sale un dos.

25
CUADRO 14
FUNCIÓN MAGNITUD
B/A 0 1 2
0 1 2 2
1 0 1 2
2 0 0 1
La “P” denota la
entrada primaria (o
“A” en el cuadro de
arriba)
Figura 13: Símbolo esquemático de la función Magnitud

1.2.1.2 TECNOLOGÍAS DE FABRICACIÓN
(A) TTL
Dempsey (1987. P 51). “La familia TTL (Lógica Transistor-Transistor) es
una familia lógica ampliamente usada y relativamente rápida. Toda familia
lógica posee un tipo de puerta lógica fundamental que puede considerarse
como elemento básico de la familia. La puerta básica de la familia TTL es la
puerta NAND. Los circuitos y las características de la mayoría de las puertas
restantes de la familia pueden entenderse fácilmente a partir de la puerta
básica”.
26
Es una tecnología de construcción de circuitos electrónicos digitales. En
los componentes fabricados con tecnología TTL los elementos de entrada y
salida del dispositivo son transistores bipolares.
- Su tensión de alimentación característica se halla comprendida entre
los 4,75V y los 5,25V (como se ve un rango muy estrecho).
- Los niveles lógicos vienen definidos por el rango de tensión
comprendida entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y
Vcc para el estado H (alto).
- La velocidad de transmisión entre los estados lógicos es su mejor
base, si bien esta característica le hace aumentar su consumo siendo
su mayor enemigo. Motivo por el cual han aparecido diferentes
versiones de TTL como FAST, LS, S, entre otros y últimamente los
CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco
más de los 250 MHz.
- Las señales de salida TTL se degradan rápidamente si no se
transmiten a través de circuitos adicionales de transmisión (no
pueden viajar más de 2 m por cable sin graves pérdidas).
(B) CMOS
De acuerdo a Floyd (2001, p. 787), “la abreviación CMOS viene de
semiconductor metal-óxido complementario. El término complementario se
refiere al uso de dos tipos de transistores en el circuito de salida en una

27
configuración similar al pilar totémico en TTL. Se usa un MOSFET (transistor
de efecto campo MOS) de canal n y un MOSFET de canal p”.
La tecnología CMOS fue desarrollada por Wanlass y Sah, de Fairchild
Semiconductor, a principios de los años 60. Sin embargo, su introducción
comercial se debe a RCA, con su famosa familia lógica CD4000.
Posteriormente, la introducción de un búfer y mejoras en el proceso de
oxidación local condujeron a la introducción de la serie 4000B, de gran éxito
debido a su bajo consumo (prácticamente cero, en condiciones estáticas) y
gran margen de alimentación (de 3 a 18 V). RCA también fabricó LSI en esta
tecnología, como su familia COSMAC de amplia aceptación en determinados
sectores, a pesar de ser un producto caro, debido a la mayor dificultad de
fabricación frente a dispositivos nMOS.
CMOS (del inglés Complementary Metal Oxide Semiconductor,
"Semiconductor Complementario de Óxido Metálico") es una de las familias
lógicas empleadas en la fabricación de circuitos integrados (chips). Su
principal característica consiste en la utilización conjunta de transistores de
tipo pMOS y tipo nMOS configurados de tal forma que, en estado de reposo,
el consumo de energía es únicamente el debido a las corrientes parásitas.
En la actualidad, la mayoría de los circuitos integrados que se fabrican
utilizan la tecnología CMOS. Esto incluye microprocesadores, memorias,
DSPs y muchos otros tipos de chips digitales.
En un circuito CMOS, la función lógica a sintetizar se implementa por
duplicado mediante dos circuitos: uno basado exclusivamente en transistores

28
pMOS, y otro basado exclusivamente en transistores nMOS. El circuito
pMOS es empleado para propagar el valor binario 1, y el circuito nMOS para
propagar el valor binario 0.
- Cuando la entrada es 1, el transistor nMOS está en estado de
conducción. Al estar su fuente conectada a tierra (0), el valor 0 se
propaga al drenador y por tanto a la salida de la puerta lógica. El
transistor pMOS, por el contrario, está en estado de no conducción.
- Cuando la entrada es 0, el transistor pMOS está en estado de
conducción. Al estar su fuente conectada a la alimentación (1), el
valor 1 se propaga al drenador y por tanto a la salida de la puerta
lógica. El transistor nMOS, por el contrario, está en estado de no
conducción.
Otra de las características importantes de los circuitos CMOS es que son
regenerativos: una señal degradada que acometa una puerta lógica CMOS
se verá restaurada a su valor lógico inicial 0 o 1, siempre y cuando aún esté
dentro de los márgenes de ruido.
1.2.1.2 PARÁMETROS DE FUNCIONAMIENTO DE LAS COMPUERTAS

LÓGICAS
(A) FAN-IN
Fan In (Cargabilidad de entrada) Es el máximo número de entradas que
puede tener una compuerta. Las compuertas lógicas con un fan-in grande
tienden a ser más lentas comparadas con aquellas que poseen un fan-in
29
reducido ya que la complejidad de la circuitería de entrada incrementa la
capacitancia de entrada del dispositivo.
http://en.wikipedia.org/wiki/Fan-in (consulta: 2008, octubre, 06)
(B) FAN-OUT
Morris Mano (1987. p67) afirma que: El Fan-out o abanico de salida,
“especifica el número de cargas estándar que pueden impulsar la salida de
una compuerta sin menoscabar su operación normal. Una carga estándar
por lo común se define como la cantidad de corriente necesaria por una
entrada de otra compuerta de la misma familia de circuitos integrados.
Algunas veces el término cargado se usa en lugar de abanico de salida.
Este término se deriva del hecho de que la salida de una compuerta
puede suministrar una cantidad limitada de corriente, arriba de la cual cesa
su operación apropiada y se dice que está sobrecargada. La salida de una
compuerta por lo general se conecta a las entradas de otras compuertas
similares. Cada entrada consume una cierta cantidad de potencia de la
entrada de la compuerta, de modo que cada conexión adicional se agrega a
la carga de la compuerta.
Las “reglas de carga” por lo común se listan para una familia de circuitos
digitales estándar. Estas reglas especifican la máxima cantidad de carga
permitida para cada salida de cada circuito. El exceder la carga máxima
especificada puede causar un mal funcionamiento debido a que el circuito no
puede suministrar la potencia demandada de él. El abanico de salida es el

30
número máximo de entradas (a otros circuitos) que pueden conectarse a la
salida de una compuerta y se expresa por un número.
Las capacidades del abanico de salida de una compuerta pueden
considerarse cuando se simplifican las funciones booleanas. Debe tenerse
cuidado de no desarrollar expresiones que resulten en una compuerta
sobrecargada. Los amplificadores no inversores o buffer algunas veces se
emplean para proporcionar capacidades adicionales de impulsión para
cargas pesadas.
(C) MARGEN DE RUIDO
Para Morris Mano (1987. p68): Es el máximo voltaje de ruido añadido a la
señal de entrada de un circuito digital que no causa un cambio indeseable en
la salida del circuito. Hay dos tipos de ruido que considerar: el ruido de
corriente continua (CC) es causado por una deriva en los niveles de voltaje
de una señal. El ruido de corriente alterna (CA) es un pulso aleatorio que
puede crearse por otras señales de interrupción. Por eso, el ruido es un
término que se utiliza para denominar una señal indeseable que está
superpuesta sobre la señal normal de operación.
La capacidad de los circuitos para operar en forma confiable en un
ambiente de ruido es importante en muchas aplicaciones. El margen de ruido
se expresa en voltios (V) y representa la señal de ruido máximo que puede
tolerarse por la compuerta”.

31
(D) DISIPACIÓN DE POTENCIA
Según Morris Mano (1987. p67): Es la potencia suministrada requerida
para operar la compuerta. Éste parámetro se expresa en miliwatts (mWatts) y
representa la potencia real disipada en la compuerta. El número que
representa éste parámetro no incluye la potencia suministrada por otra
compuerta; más bien, representa la potencia suministrada a la compuerta por
el suministro de potencia. Un circuito integrado con cuatro compuertas
requerirá, de su suministro de potencia, cuatro veces la potencia disipada por
cada compuerta. En un sistema dado, puede haber muchos circuitos
integrados y, la potencia requerida por cada uno debe considerarse.
La disipación total de potencia en un sistema es la suma total de la
potencia disipada en todos los circuitos integrados.
1.3 SISTEMA DE VARIABLES
A continuación se define de manera conceptual y operacional la variable
que integra esta investigación.
1.3.1 COMPUERTAS LOGICAS DIGITALES TERNARIAS
Debido a que la variable de estudio es una variable compuesta, es
necesario definir cada una de las sub variables que la conforman, por lo cual
se define compuertas lógicas y sistemas ternarios por separado para obtener
una mejor definición operacional.

32
1.3.2 COMPUERTAS LÓGICAS
Dempsey (1987. P 7). Conceptualmente. “ Se denomina puerta lógica, o
simplemente puerta, a un circuito electrónico capaz de tomar d ecisiones, esto
es de realizar operaciones lógicas, a partir de entradas binarias”.
1.3.3 SISTEMAS TERNARIOS
Conceptualmente. Ternario “es el sistema de numeración base-3. Un
digito ternario se conoce como trit. Un trit contiene cerca de 1.58596 (log23)
bits de información, aunque ternario se refiere con mayor frecuencia a un
sistema en el cual los tres dígitos, 0, 1 y 2, están todos los números enteros
no negativos, el adjetivo también presta su nombre al sistema ternario
equilibrado, usado en lógica de comparación y computadoras ternarias”.
http://en.wikipedia.org/wiki/Trinary (consulta: 2008, octubre, 10)
1.3.4 COMPUERTAS LÓGICAS DIGITALES TERNARIAS
Operacionalmente las compuertas lógicas son dispositivos electrónicos
que representan la expresión física de un operador ternario en la lógica de
conmutación y esencialmente son circuitos de conmutación integrados en un
chip. La tecnología microelectrónica permite una elevada integración de
transistores actuando como conmutadores en redes lógicas dentro de un
pequeño circuito integrado.

33
Las escalas numéricas representativas de los sistemas ternarios
aumentan de forma muy eficiente comparada con los sistemas binarios, por
lo tanto se reduciría el tamaño de los circuitos integrados y el cableado que
conectaría a estos integrados con otros sistemas seria mucho mas pequeño
y ligero ya que se trabajaría con una menor cantidad de trits ya que con tres
estados lógicos 0, 1 y 2 representados en voltaje como -3.3V, 0V y +3.3V, se
pueden almacenar números mucho mas grandes con una menor cantidad de
trits por lo que las compuertas lógicas digitales ternarias serían dispositivos
de gran utilidad en la industria de la electrónica aplicada.
2. DESCRIPCIÓN DE LA PROBLEMÁTICA
En Venezuela se utilizan compuertas lógicas de diferentes tipos para una
amplia variedad de aplicaciones y se ha mantenido la tendencia a utilizar el
sistema de numeración binario como el fundamento lógico para el diseño y
desarrollo de las mismas.
Todos los sistemas electrónicos giran en torno a la calidad de la muestra
de los datos analizados a la entrada de los mismos o la calidad de los
resultados a la salida de éstos, lo que implica que el número de bits utilizados
para la entrada o salida es un factor fundamental para la calidad de todo
sistema.
En la actualidad un gran número de unidades centrales de procesamiento
están basadas en un chip llamado 8052, el cual es de 8 bits, pero la calidad

34
de los sistemas puede requerir que un diseñador tenga que agregar mas bits
de los que soporta el microprocesador que esté utilizando.
Lo que se busca con ésta investigación es darle a los ingenieros
encargados de diseñar y desarrollar nuevas tecnologías una nueva
herramienta que pueda ser utilizada para resolver problemas, que a la vez
sea mas eficiente ya que los sistemas ternarios permiten representar
números mucho mas grandes utilizando una menor cantidad de dígitos.
3. OBJETIVOS DEL TRABAJO
3.1 OBJETIVO GENERAL
Desarrollar compuertas lógicas digitales ternarias de dos entradas y una
salida.
3.2 OBJETIVOS ESPECÍFICOS
- Analizar la información relacionada a la lógica digital ternaria y las
compuertas asociadas.
- Establecer los requerimientos de diseño de las compuertas lógicas
digitales ternarias.
- Diseñar las compuertas lógicas digitales ternarias de dos entradas y
una salida.
- Demostrar mediante pruebas de simulación el correcto funcionamiento
de las compuertas para su posterior depuración.

35
4. JUSTIFICACIÓN
A través de los años el hombre se ha valido de ingeniosas ideas para
mejorar su calidad de vida, pero para que cada día éstas ideas se vuelvan
mucho mas prácticas y eficientes desde el punto de vista electrónico, es
necesario el diseño, desarrollo y la implementación de nuevas tecnologías.
La justificación de ésta investigación se basa en el uso del sistema de
numeración ternario como reemplazo al binario debido a que sus escala s
numéricas representativas aumentan de forma mas eficiente que la de los
sistemas boléanos por lo que se reduciría el tamaño de los circuitos
integrados y el cableado que conectaría a estos integrados con otros
sistemas seria mucho mas pequeño y ligero ya que el mismo trabaja con una
menor cantidad de bits (trits).
5. DELIMITACIÓN
La investigación se realizó en Maracaibo, en la Universidad Dr. Rafael
Belloso Chacín. En un periodo aproximado de 6 meses comprendido en el
lapso ubicado entre septiembre (2008) y abril (2009).
Abarca el área correspondiente a Ingeniería en Electrónica,
específicamente en electrónica aplicada y sustentados por los autores:
Angulo (1986), Chávez (1994), Muñoz (1998) y Tamayo (2002).

Fase 01

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Fase 01

Cargado por

Copyright:

Formatos disponibles

FASE I

En esta fase se hace referencia a investigaciones anteriores relacionadas

cuenta para el proyecto y sus variables.

Seguidamente se expone la descripción de la investigación, así como los

objetivos que se buscan alcanzar en la misma, su justificación y propósito.

1. TEORIZACIÓN DE LAS VARIABLES

A continuación se presenta las bases teóricas que sustenta la

investigación que se esta realizando. Esta contiene los antecedentes,

investigaciones que se realizaron en diferentes universidades, y la variable

de esta investigación la cual es compuertas lógicas digitales ternarias.

1.1 ANTECEDENTES DE LA INVESTIGACIÓN

Se tomaron como referencia algunos estudios realizados con anterioridad

en diferentes universidades. La investigación hecha por García y Ortega

(2004) sobre “Compuertas lógicas digitales basadas en lógica ternaria”. El

tipo de investigación fue descriptiva y documental y tuvo como objetivo el

desarrollo de varios prototipos de compuertas lógicas digitales basadas en

lógica ternaria utilizando para el diseño la tecnología TTL. Se sustentó bajo

Porat y Barna (1992) y la pagina Web trinary.cc.

Se empleo la técnica de Angulo (1986). La presente investigación

utilizará compuertas lógicas digitales basadas también en lógica ternaria,

pero de dos entradas y una salida. El propósito es el desarrollo de varios

tipos de compuertas lógicas digitales basadas en lógica ternaria utilizando

para su diseño en lugar de la tecnología TTL la tecnología CMOS. La

metodología seguida por los investigadores constituye un gran aporte para

esta inve stigación.

Rodríguez (2004) en la cual desarrollaron el “Banco de pruebas para la

comprobación del funcionamiento de las compuertas lógicas TTL básicas”.

En cuanto al tipo de investigación es de tipo descriptiva y proyectiva a la vez,

puesto que explica los elementos que la conforman y da soluciones a los

objetivos planteados. La metodología utilizada durante el desarrollo del

Para llevar a cabo la construcción del prototipo se hizo indispensable la

utilización de un microcontrolador modelo 16F877 fabricado por microchip y

el PC, el cual fue interfaz entre el usuario y el PIC utilizando el lenguaje de

programación visual Basic 6.0. Los resultados obtenidos del banco de

pruebas fueron los esperados en cuanto a la capacidad de verificar la

compuerta seleccionada, tiempo y economía. La presente investigación

aunque no plantea un microcontrolador y el PC (el cual sirvió de interfaz

entre el usuario y el PIC a través del lenguaje de programación visual Basic

pasos para desarrollar los objetivos planteados.

Además de las investigaciones mencionadas, se tomaron en cuenta

trabajos llevados a cabo en el exterior entre los cuales se encuentra el de

Turgay Temel y Avni Morgul (2004) en su trabajo “Implementation of multi-

compuertas lógicas multivaluadas fue diseñado utilizando tecnología de tipo

realizar la implementación de las compuertas, en ésta investigación se

comprobó que éstos circuitos exhiben mejor comportamiento en cuanto a la

estática y la dinámica de los mismos y consumen menos área comparados

con topologías previas de diseño de lógica multivaluada (LMV) y sus

contrapartes de lógica binaria.

El desarrollo de la investigación mencionada sirve de guía para el

presente trabajo de investigación ya que la tecnología utilizada y la lógica

multivaluada es la que se pretende usar para el diseño de las compuertas

lógicas digitales ternarias.

Otra de las investigaciones realizadas en el extranjero que se tomó como

referencia fue la hecha por Mariani, Pessolano y Saletti (fecha de consulta:

poder y bajo Voltaje”.Este trabajo presenta un nuevo modelo de bajo poder y

el proceso de entrada tecnológico y requiere únicamente para suplir un poder

extra de circuitos binarios CMOS, usando una original característica del

CMOS de salida dinámica de multivalor, es presentado como una ventaja,

obteniendo mejores márgenes de ruido y un bajo consumo de poder

comparado a otros CMOS de soluciones ternarias.

Al aplicar este trabajo, es discutido con una propuesta general de circuitos

lógico ternario. El aporte a la presente investigación es en el ámbito de la

tecnología usada, ya que fue la tecnología CMOS presentada como ventaja