UNIVERSIDAD ECCI, TECNICAS DIGITALES.

, FEBRERO 2021

Laboratorio Numero 1
Compuertas Logicas

Gustavo Adolfo Rojas Fonseca1 and Kelvin Alexis Velasco Pimentel2

1 gustavoa.rojasf@ecci.edu.co, Cod: 58791, Tecnología en Soporte de Telecomunicaciones
2 kelvina.velascop@ecci.edu.co, Cod: 76400, Tecnología en Soporte de Telecomunicaciones

Resumen— En este informe se mostrará el proceso de diseño de un circuito compuesto principalmente por compuertas lógicas y un
display 7 segmentos. Se llevará a cabo el proceso de planeación junto a la configuración de la tabla de la verdad y el mapa de Karnaugh,
la cual ayudará para optimizar los componentes utilizados en el diseño y montaje del correspondiente circuito, mediante todo el proceso se
evidencia las dificultades presentadas por la cantidad de compuertas utilizadas y la complejidad que se puede obtener al generar la conexión
entre ellas, una vez solucionado estos inconvenientes, se demostró el funcionamiento del circuito a través del display, el cual se iluminara
en los segmentos seleccionados de acuerdo a la configuración para visualizar las letras C, A, S, A, -, H, O, L, A, -.

Palabras clave— Compuertas, configuración, diseño, montaje, optimizar.

Abstract— This report will show the design process of a circuit composed mainly of logic gates and a display 7 segments. The planning
process will be carried out along with the configuration of the truth table and the Karnaugh map, which will help to optimize the components
used in the design and assembly of the corresponding circuit, the whole process shows the difficulties presented by the number of gates used
and the complexity that can be obtained by generating the connection between them, once these problems have been solved, demonstrated
the operation of the circuit through the display, which will illuminate in the selected segments according to the configuration to display the
letters C, A, S, A, -, H, O, L, A, -.

Keywords— Assembly, configuration, design, gates, optimize.

1. INTRODUCCIÓN el funcionamiento a través de minterminos, en el cual se

Este informe brinda los detalles del diseño de un circuito
de compuertas lógicas y un display 7 segmentos, donde este
hará que el display ilumine los segmentos correspondientes
para formar las letras C, A, S, A, -, H, O, L, A, -. El
diseño del laboratorio se realizará a través del software de
simulación Proteus, en el cual utilizaremos componentes
como: compuertas lógicas, resistencias, dip switch y el
display 7 segmentos. En el proceso se realiza el diseño de
la tabla de la verdad, posterior se optimizará el uso de las
compuertas con mapas de Karnaugh utilizando minterminos
y maxterminos, y posterior a este proceso se iniciará la
simulación del circuito a través de Proteus y una vez
totalmente funcional la simulación se procede a generar el
montaje en una protoboard.
2. METODOLOGÍA
El proceso de diseño del laboratorio inicia con la creación
de la tabla de verdad, en la cual vamos a detectar con
1 cuando un segmento del display debe encender con la
combinación de los bits generada en la tabla como se puede
apreciar en la figura 1. Para el diseño inicial se utilizó
determina que cuando se encienda un segmento del display
la señal debe estar en uno, y cuando se apague la señal pasa
a estar en 0.
Una vez finalizado el diseño de la tabla de la verdad, se
procede a generar la agrupación y disminución de las
compuertas utilizando mapas de Karnaugh, a través de estos
mapas se optimiza la cantidad de compuertas que se van
a utilizar en la simulación y el montaje del circuito, para
el diseño de los mapas de karnaugh de cada segmento se
investigó a través de videos, páginas y aplicaciones las
cuales ayudaron a corroborar que el proceso sea adecuado.
Al realizar el proceso de montaje se tuvieron en cuenta varios
factores, el uso de compuertas de acuerdo la matemática
aplicada en el mapa de Karnaugh y reutilizarlas para que
así, se pueda reducir tanto la simulación como el montaje
del circuito en la protoboard. La ejecución del programa se
efectuó a través de switch en conexión Pulldown como se
visualiza en la figura 2.
A partir de la figura 3 hasta la figura 16, se evidenciarán los
mapas de Karnaugh correspondientes a cada segmento y la
simulación en Proteus de cada uno de estos.

1
 [h]

[h] Fig. 5: Map. de Karnaugh segmento C

Fig. 1: Tabla de la verdad minterminos

[h]
Fig. 2: Switch en conexión Pulldown

[h]
Fig. 6: Map. de Karnaugh segmento D

[h]
Fig. 3: Map. de Karnaugh segmento A

[h]
Fig. 7: Map. de Karnaugh segmento E

[h]
Fig. 4: Map. de Karnaugh segmento B

[h]
A través del mismo proceso mencionado anteriormente,
se diseñó el mismo circuito, pero en funcionamiento de Fig. 8: Map. de Karnaugh segmento F
maxterminos, el cual consiste en que el display enciende
cada segmento solo cuando la salida del mismo se detecta
en 0, mientras este en uno no se iluminara, tal cual como se evidencia en la figura 17.

2
UNIVERSIDAD ECCI, TECNICAS DIGITALES. , FEBRERO 2021

[h]
Fig. 15: Simulación de proteus

[h]
Fig. 9: Map. de Karnaugh segmento G
[h]
Fig. 16: Simulación de proteus

[h]
Fig. 10: Simulación de proteus

[h]
Fig. 17: Simulación de proteus

[h]
Fig. 11: Simulación de proteus

[h]
Fig. 18: Simulación de proteus
[h]
Fig. 12: Simulación de proteus
3. RESULTADOS Y DISCUSIÓN
Al finalizar el proceso de diseño y montaje del circuito,
se cumple con las condiciones mencionadas inicialmente,
el display enciendo cada uno de sus segmentos de acuerdo
a la letra que se quiere resaltar. Los mapas de Karnaugh se
elaboran correctamente para utilizar las combinaciones
[h] adecuadas entre las entradas y las compuertas. Se
presentaron dificultades y retrasos en el diseño, como
Fig. 13: Simulación de proteus
el ubicar mal los números binarios en la tabla de la verdad,
lo cual inicialmente también evito que funcionara bien los
mapas de Karnaugh, haciendo la corrección y ubicando cada
segmento de una forma más detallada se logra activar cada
letra de acuerdo a lo propuesto por el laboratorio.

[h]
4. CONCLUSIONES
Fig. 14: Simulación de proteus
Por medio de este laboratorio se logra evidenciar la
importancia del uso de herramientas de simulación como
Proteus, ya que se logran mejores resultados y sin ninguna

3
 [h] [h]
Fig. 19: Simulación de proteus Fig. 24: Simulación de proteus

[h] [h]

Fig. 20: Simulación de proteus Fig. 25: Simulación de proteus

[h] [h]

Fig. 21: Simulación de proteus Fig. 26: Simulación de proteus

El montaje del circuito en la protoboard debe ser bastante

organizado y detallado, ya que se presentan muchos
inconvenientes al momento de tener muchos cables regados
en el circuito, también se debe tener en cuenta el estado de
la protoboard, si no está en buen estado no puede generar
contacto y puede hacer fallar la conexión del circuito.

[h]
Fig. 22: Simulación de proteus 6. REFERENCIAS
[1] Electrónica FP, ¿Cómo nombrar los globos de
Karnaugh?, 2019

[h]
Fig. 23: Simulación de proteus

afectación a algún componente por alguna mala conexión.

El desarrollo de la tabla de la verdad y los mapas de
Karnaugh deben ser cuidadosos para poder lograr una
conexión adecuada en el uso de las compuertas lógicas para
no tener inconvenientes en la acción que se busca lograr.

4
UNIVERSIDAD ECCI, TECNICAS DIGITALES. , FEBRERO 2021

[h]
Fig. 27: Simulación de proteus maxterminos

[h]
Fig. 28: Simulación de proteus maxterminos