UNIVERSIDAD CATÓLICA DE SANTA MARÍA

ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

CÓDIGO: 7403064 PRACTICA #8
ASIGNATURA: SSTEMAS DIGITALES I
Segunda fase:
Docente:
CODIFICADORES Y DECODIFICADORES. CESAR MALAGA CHAVEZ

Fecha: Junio 2022.

Nombre: Renzo Giovan Meza Paredes

Código: 2021202941

1. Implemente el siguiente circuito

2. Obtenga experimentalmente su tabla de verdad.

A B Q0

0 0 0

0 1 1

1 0 1

1 1 1
A B Q1

0 0 1

0 1 0

1 0 1

1 1 1

A B Q2

0 0 1

0 1 1

1 0 0

1 1 1

A B Q3

0 0 1

0 1 1

1 0 1

1 1 0

A B Q3 Q2 Q1 Q0
0 0 1 1 1 0
0 1 1 1 0 1
1 0 1 0 1 1
1 1 0 1 1 1
3. De acuerdo con los resultados obtenidos, comente sobre la función que cumple el circuito.

El circuito cumple con la función de un decodificar, Tienen como función detectar la presencia
de una determinada combinación de bits en sus entradas y señalar la presencia de este código
mediante un cierto nivel de salida.

4. Obtenga la expresión lógica de cada una de las salidas.

𝑄0 = ̅̅̅̅̅̅̅̅
𝐴̅ × 𝐵̅

𝑄1 = ̅̅̅̅̅̅̅̅
𝐴̅ × 𝐵

𝑄2 = ̅̅̅̅̅̅̅̅
𝐴 × 𝐵̅

𝑄3 = ̅̅̅̅̅̅̅̅
𝐴×𝐵

5. Proponga una ampliación al circuito analizado, de modo que tenga 3 entradas de datos.

Nuevo circuito:

Q0

Q1

Q2
Q1

Q3
Q1

Q4
Q1

Q5
Q1

Q6
Q1

Q7
Q1
6. Descargue de internet la hoja de datos del circuito 74LS138.

Descripción:

El SN74LS138N es un decodificador / demultiplexor de 3 a 8 líneas, TTL Schottky-clamped

diseñado para usarse en aplicaciones de decodificación de memoria de alto rendimiento o
enrutamiento de datos que requieren tiempos de retardo de propagación muy cortos. En
sistemas de memoria de alto rendimiento, este decodificador se puede utilizar para minimizar
los efectos de la decodificación del sistema. Cuando se emplea con memorias de alta velocidad
que utilizan un circuito de habilitación rápida, los tiempos de retardo de estos decodificadores y
el tiempo de habilitación de la memoria son generalmente menores que el tiempo de acceso
típico de la memoria. Esto significa que el retardo efectivo del sistema introducido por el
decodificador Schottky-clamped es insignificante. El SN74LS138N decodifica una de las ocho
líneas dependiendo de las condiciones en las tres entradas de selección binaria y las tres entradas
de habilitación. Dos entradas de activación activa-baja y una activa-alta reducen la necesidad de
puertas o inversores externos cuando se expanden.

• Diseñado específicamente para decodificadores de memoria de alta velocidad y sistemas

de transmisión de datos
• Habilitar 3 entradas para simplificar la recepción en cascada y / o de datos
• Schottky-clamped para un alto rendimiento
• Aplicaciones: Industrial

Especificaciones:

• Familia: TTL

• Tipo lógico: Decodificador / demultiplexor

• Configuración en línea: 3:8

• Tensión de alimentación mínima: 4.74 V

• Tensión de alimentación máxima: 5.25 V

• Temperatura de operación mínima: 0 °C

• Temperatura de operación máxima: 70 °C
• Encapsulado: DIP
• Número de pines: 16

7. En base a esta hoja de datos, describa de qué circuito se trata, cuál su funcionamiento y
proponga una aplicación práctica para él.
 Un decodificador es un circuito combinacional, cuya función es inversa a la del
codificador, son circuitos combinacionales basados en puertas lógicas que trasforman un
código de tipo binario en código decimal. Su función consiste en activar una sola de sus
salidas dependiendo del estado lógico en que se encuentren sus entradas. Tienen "n"
entradas y 2N salidas. Un demultiplexor recibe una entrada y lo transmite por varias
salidas.

Aplicaciones:
El demultiplexor, es un circuito combinacional que puede utilizarse en muchos casos como
decodificadores y adopta cualquiera de las funciones que un decodificador realiza. Un
demultiplexor decodifica la señal y la separa en varias salidas. Un ejemplo de ello es el aparato
utilizado para pasar el cable a varias televisiones.
Una aplicación muy practica del demultiplexor es si lo combinamos con una puerta NOT Y NAND,
es la generación de funciones lógicas, de modo que si nos dan la función lógica F = S3(2,4,5,7),
las salidas correspondientes a los unos lógicos se conectaran a la puerta NOT, en este caso la
entrada de información se puede utilizar como entrada inhibidora si mantenemos a cero lógico
y subiéndola a uno, cuando queremos inhibir la generación de la función

8. Implemente un circuito que permita verificar el funcionamiento del 74138.

Verificando: