Elect Dev Cir Capitulo 6.en - Es

Traducido del inglés al español - www.onlinedoctranslator.
com
CONTENIDOS BREVES
Prefacio v
CAPÍTULO 1: Diodos Semiconductores 1
CAPÍTULO 2: Aplicaciones de diodos 55
CAPÍTULO 3: Transistores de unión bipolar 129
CAPÍTULO 4: Polarización de CC: BJT 160
CAPÍTULO 5: Análisis BJT AC 253
CAPÍTULO 6: Transistores de efecto de campo 378
CAPÍTULO 7: Polarización FET 422
CAPÍTULO 8: Amplificadores FET 481
CAPÍTULO 9: Respuesta de frecuencia BJT y JFET 545
CAPITULO 10: Amplificadores Operacionales 607
CAPÍTULO 11: Aplicaciones de amplificadores operacionales 653
CAPÍTULO 12: Amplificadores de potencia 683
CAPÍTULO 13: Circuitos integrados digitales lineales 722
CAPÍTULO 14: Circuitos de retroalimentación y osciladores 751
CAPÍTULO 15: Fuentes de alimentación (reguladores de voltaje) 783
CAPÍTULO 16: Otros dispositivos de dos terminales 811
CAPITULO 17:pnpny otros dispositivos 841
Apéndice A: Parámetros híbridos: determinaciones

gráficas y ecuaciones de conversión (exactas y
aproximadas) 879
ix
X CONTENIDOS BREVES Apéndice B: Cálculos de voltaje y factor de ondulación 885
Apéndice C: Gráficos y tablas 891
Apéndice D: Soluciones a problemas

impares seleccionados 893
Índice 901
CONTENIDO
Prefacio v
CAPÍTULO 1: Diodos Semiconductores 1

1.1 Introducción 1
1.2 Materiales semiconductores: Ge, Si y GaAs 2
1.3 Enlace covalente y materiales intrínsecos 3
1.4 Niveles de energía 5
1.5 norte-Tipo ypags-Tipo Materiales 7
1.6 diodo semiconductor 10
1.7 Ideal frente a práctico 20
1.8 Niveles de resistencia 21
1.9 Circuitos equivalentes de diodos 27
1.10Capacitancia de transición y difusión 30
1.11Tiempo de recuperación inversa 31
1.12Hojas de especificaciones de diodos 32
1.13Notación de diodo semiconductor 35
1.14Pruebas de diodos 36
1.15diodos zener 38
1.16La luz emite diodos 41
1.17Resumen 48
1.18Análisis informático 49
CAPÍTULO 2: Aplicaciones de diodos 55

2.1 Introducción 55
2.2 Análisis de línea de carga 56
2.3 Configuraciones de diodos en serie 61
2.4 Configuraciones en paralelo y en serie-paralelo 67
2.5 Y/O Puertas 70
2.6 entradas sinusoidales; Rectificación de media onda 72
2.7 Rectificación de onda completa 75
2.8 Tijeras 78
2.9 abrazaderas 85
2.10Redes con una fuente de CC y CA 88
xi
xi CONTENIDO 2.11diodos zener 91
2.12Circuitos multiplicadores de voltaje 98
2.13Aplicaciones prácticas 101
2.14Resumen 111
CAPÍTULO 3: Transistores de unión bipolar 129

3.2 Construcción de transistores 130
3.3 Operación de transistores 130
3.4 Configuración de base común 131
3.5 Configuración de emisor común 136
3.6 Configuración de colector común 143
3.7 Límites de operación 144
3.8 Hoja de especificaciones de transistores 145
3.9 Pruebas de transistores 149
3.10Identificación de terminales y carcasas de transistores 151
3.11Desarrollo de transistores 152
3.12Resumen 154
CAPÍTULO 4: Polarización de CC: BJT 160

4.2 Punto de operación 161
4.3 Configuración de polarización fija 163
4.4 Configuración de polarización del emisor 169
4.5 Configuración de polarización del divisor de voltaje 175
4.6 Configuración de retroalimentación del recopilador 181
4.7 Configuración de emisor-seguidor 186
4.9 Configuraciones misceláneas de sesgo 189
4.10Tabla de resumen 192
4.11Operaciones de diseño 194
4.12Múltiples redes BJT 199
4.13Espejos actuales 205
4.14Circuitos de fuente de corriente 208
4.15pnptransistores 210
4.16Redes de conmutación de transistores 211
4.17Técnicas de solución de problemas 215
4.18Estabilización de polarización 217
4.20Resumen 233
CAPÍTULO 5: Análisis BJT AC 253 CONTENIDOXIII

5.2 Amplificación en el dominio AC 253
5.3 Modelado de transistores BJT 254
5.4 losrmiModelo de transistores 257
5.5 Configuración de polarización fija de emisor común 262
5.6 Sesgo del divisor de voltaje 265
5.7 Configuración de polarización de emisor CE 267
5.8 Configuración de emisor-seguidor 273
5.10Configuración de retroalimentación del recopilador 279
5.11Configuración de retroalimentación de CC del colector 284
5.12Efecto deRLyRs 286
5.13Determinación de la ganancia actual 291
5.14Tablas de resumen 292
5.15Enfoque de sistemas de dos puertos 292
5.16Sistemas en cascada 300
5.17Conexión Darlington 305
5.18Par de comentarios 314
5.19El modelo equivalente híbrido 319
5.20Circuito equivalente híbrido aproximado 324
5.21Modelo equivalente híbrido completo 330
5.22HíbridopagsModelo 337
5.23Variaciones de los parámetros del transistor 338
5.24Solución de problemas 340
5.26Resumen 349
CAPÍTULO 6: Transistores de efecto de campo 378

6.2 Construcción y características de los JFET 379
6.3 Características de transferencia 386
6.4 Hojas de especificaciones (JFET) 390
6.5 Instrumentación 394
6.6 Relaciones importantes 395
6.7 MOSFET tipo empobrecimiento 396
6.8 MOSFET de tipo mejorado 402
6.9 Manejo de MOSFET 409
6.10VMOS y UMOS Potencia y MOSFET 410
6.11CMOS 411
6.12MESFET 412
xivCONTENIDO 6.14Resumen 414
CAPÍTULO 7: Polarización FET 422

7.3 Configuración de autopolarización 427
7.4 Polarización del divisor de voltaje 431
7.5 Configuración de puerta común 436
7.6 Caso especialVSGq-0 V 439
7.7 MOSFET de tipo empobrecimiento 439
7.9 Tabla de resumen 449
7.10Redes combinadas 449
7.11Diseño 452
7.13pags-FET de canal 455
7.14Curva de polarización JFET universal 458
7.16Resumen 470
CAPÍTULO 8: Amplificadores FET 481

8.2 Modelo de señal pequeña JFET 482
8.4 Configuración de autopolarización 492
8.5 Configuración del divisor de voltaje 497
8.6 Configuración de puerta común 498
8.7 Configuración de fuente-seguidor (drenaje común) 501
8.8 MOSFET de tipo empobrecimiento 505
8.10Configuración de retroalimentación de drenaje E-MOSFET 507
8.11Configuración del divisor de voltaje E-MOSFET 510
8.12Diseño de redes de amplificadores FET 511
8.14Efecto deRLyRfirma 516
8.15Configuración en cascada 518
8.18Resumen 530
CAPÍTULO 9: Respuesta de frecuencia BJT y JFET 545 CONTENIDO XV
9.2 logaritmos 545
9.3 decibelios 550
9.4 Consideraciones generales de frecuencia 554
9.5 Proceso de normalización 557
9.6 Análisis de baja frecuencia: diagrama de Bode 559
9.7 Respuesta de baja frecuencia—Amplificador BJT conRL 564
9.8 Impacto deRsen la respuesta de baja frecuencia BJT 568
9.9 Respuesta de baja frecuencia: amplificador FET 571
9.10Capacitancia del efecto Miller 574
9.11Respuesta de alta frecuencia: amplificador BJT 576
9.12Respuesta de alta frecuencia: amplificador FET 584
9.13Efectos de frecuencia multietapa 586
9.14Pruebas de onda cuadrada 588
9.15Resumen 591
CAPITULO 10: Amplificadores Operacionales 607

10.2 Circuito amplificador diferencial 610
10.3 Circuitos amplificadores diferenciales BiFET, BiMOS y CMOS Conceptos básicos del 617
10.4 amplificador operacional 620
10.5 Circuitos prácticos de amplificadores operacionales 623
10.6 Especificaciones del amplificador operacional: parámetros de compensación de CC 628
10.7 Especificaciones del amplificador operacional: parámetros de frecuencia 631
10.8 Especificaciones de la unidad del amplificador operacional 634
10.9 Operación diferencial y de modo común 639
10.10Resumen 643
CAPÍTULO 11: Aplicaciones de amplificadores operacionales 653

11.1Multiplicador de ganancia constante 653
11.2Suma de voltaje 657
11.3Búfer de voltaje 660
11.4Fuentes controladas 661
11.5Circuitos de Instrumentación 663
11.6Filtros Activos 667
11.7Resumen 670
CAPÍTULO 12: Amplificadores de potencia 683

12.1Introducción—Definiciones y tipos de amplificadores 683
12.2Amplificador Clase A alimentado en serie 685
xviCONTENIDO 12.3Amplificador de clase A acoplado por transformador 688
12.4Operación del amplificador de clase B 695
12.5Circuitos amplificadores de clase B 699
12.6Distorsión del amplificador 705
12.7Disipador de calor del transistor de potencia 709
12.8Amplificadores Clase C y Clase D 712
12.9Resumen 714
CAPÍTULO 13: Circuitos integrados digitales lineales 722

13.1Introducción 722
13.2Operación de la unidad de comparación 722
13.3Convertidores digital-analógico 729
13.4Operación de la unidad IC del temporizador 732
13.5Oscilador controlado por voltaje 736
13.6Bucle de bloqueo de fase 738
13.7Circuito de interfaz 742
13.8Resumen 745
CAPÍTULO 14: Circuitos de retroalimentación y osciladores 751

14.1Conceptos de retroalimentación 751
14.2Tipos de conexión de retroalimentación 752
14.3Circuitos prácticos de retroalimentación 758
14.4Amplificador de retroalimentación—Consideraciones de fase y frecuencia 763
14.5Operación del oscilador 766
14.6Oscilador de cambio de fase 767
14.7Oscilador de puente de Wien 770
14.8Circuito oscilador sintonizado 771
14.9Oscilador de cristal 774
14.10Oscilador Uniunión 777
14.11Resumen 778
CAPÍTULO 15: Fuentes de alimentación (reguladores de voltaje) 783

15.2Consideraciones generales sobre filtros 784
15.3Filtro de condensador 786
15.4RCFiltrar 789
15.5Regulación de voltaje de transistores discretos 791
15.6Reguladores de voltaje IC 798
15.8Resumen 805
CAPÍTULO 16: Otros dispositivos de dos terminales 811 CONTENIDOxvii
16.2Diodos de barrera Schottky (portador caliente) 811
16.3Diodos Varactor (Varicap) 815
16.4Células solares 819
16.5Fotodiodos 824
16.6Células fotoconductoras 826
16.7Emisores de infrarrojos 828
16.8Pantallas de cristal líquido 829
16.9Termistores 831
16.10Diodos de túnel 833
16.11Resumen 837
CAPITULO 17:pnpny otros dispositivos 841

17.2Rectificador controlado por silicio 841
17.3Operación básica del rectificador controlado por silicio 842
17.4Características y clasificaciones de SCR 843
17.5Aplicaciones SCR 845
17.6Interruptor controlado por silicio 849
17.7Interruptor de apagado de puerta 851
17.8SCR activado por luz 852
17.9diodo shockley 854
17.10diac 854
17.11Triac 856
17.12Transistor de unión única 857
17.13Fototransistores 865
17.14Opto-aisladores 867
17.15Transistor uniunión programable 869
17.16Resumen 874
Apéndice A: Parámetros híbridos: determinaciones gráficas y

ecuaciones de conversión (exactas y aproximadas) 879
A.1 Determinación gráfica de lah-Parámetros 879
A.2 Ecuaciones de conversión exacta 883
A.3 Ecuaciones de conversión aproximadas 883
Apéndice B: Cálculos de voltaje y factor de ondulación 885

B.1 Factor de ondulación del rectificador Voltaje de ondulación del condensador 885
B.2 Relación de filtro deVcorriente continuayVmetropara ondularr Relación deVr(rms) yV 886
B.3 metropara ondularr Relación que conecta el ángulo de conducción, el porcentaje de 887
B.4 ondulación yIcima-Icorriente continuapara circuitos de filtro de condensador- 888
B.5 rectificador
889
xviiiCONTENIDO Apéndice C: Gráficos y tablas 891
Apéndice D: Soluciones a problemas

impares seleccionados 893
Índice 901
6 Transistores de efecto de campo
-
OBJETIVOS DEL CAPÍTULO
- Familiarícese con la construcción y las características operativas de los transistores de efecto de

campo de unión (JFET), FET de semiconductor de óxido de metal (MOSFET) y FET de semiconductor
de metal (MESFET).
- Ser capaz de esbozar las características de transferencia a partir de las características de drenaje de un
transistor JFET, MOSFET y MESFET.
- Comprenda la gran cantidad de información proporcionada en la hoja de especificaciones para cada tipo
de FET.
- Tenga en cuenta las diferencias entre el análisis de CC de los distintos tipos de FET.
6.1 INTRODUCCIÓN
-
El transistor de efecto de campo (FET) es un dispositivo de tres terminales que se utiliza para una
variedad de aplicaciones que coinciden, en gran medida, con las del transistor BJT descrito en los
capítulos 3 a 5. Aunque existen diferencias importantes entre los dos tipos de dispositivos, también
hay muchas similitudes, que se señalarán en las secciones siguientes.
La principal diferencia entre los dos tipos de transistores es el hecho de que:
El transistor BJT es un dispositivo controlado por corriente, como se muestra en la figura 6.1a, mientras que el
transistor JFET es un dispositivo controlado por voltaje, como se muestra en la figura 6.1b.
En otras palabras, la corrienteICen la Fig. 6.1a es una función directa del nivel deIB. Para el FET la
corrienteIDserá una función del voltajeVSGaplicado al circuito de entrada como se muestra en la figura
6.1b. En cada caso, la corriente del circuito de salida está controlada por un parámetro del circuito de
entrada, en un caso un nivel de corriente y en el otro un voltaje aplicado.
Así como haynpnypnptransistores bipolares, haycanal nycanal pTransistores de efecto de campo.
Sin embargo, es importante tener en cuenta que el transistor BJT es unbipolar dispositivo: el prefijobi
indica que el nivel de conducción es una función de dos portadores de carga, electrones y huecos. El
FET es ununipolardispositivo dependiendo únicamente de cualquier electrón (norte- canal) o agujero (
pags-canal) conducción.
El terminoefecto de campoen el nombre merece alguna explicación. Todos estamos familiarizados
con la capacidad de un imán permanente para atraer limaduras de metal hacia sí mismo sin necesidad
de contacto real. El campo magnético del imán permanente envuelve las limaduras y las atrae hacia el
imán a lo largo del camino más corto proporcionado por las líneas de flujo magnético. Para el FET un
campo eléctricose establece por las cargas presentes, que controla la ruta de conducción del circuito
de salida sin necesidad de contacto directo entre las cantidades de control y controladas.
378
CONSTRUCCIÓN Y 379
CARACTERÍSTICAS
DE JFET
HIGO. 6.1
(a) Amplificadores controlados por corriente y (b) controlados por voltaje.
Existe una tendencia natural cuando se presenta un dispositivo con una gama de
aplicaciones similar a uno ya presentado a comparar algunas de las características generales de
uno con las del otro:
Una de las características más importantes del FET es su alta impedancia de entrada.
A un nivel de 1 M- a varios cientos de megaohmios, supera con creces los niveles típicos de resistencia
de entrada de las configuraciones de transistores BJT, una característica muy importante en el diseño
de sistemas amplificadores de CA lineales. Por otro lado, el transistor BJT tiene una sensibilidad mucho
mayor a los cambios en la señal aplicada. En otras palabras, la variación en la corriente de salida suele Dres. Ian Munro Ross (frente) y GC Dacey
ser mucho mayor para los BJT que para los FET para el mismo cambio en el voltaje aplicado. desarrollaron conjuntamente un
Por esta razón: procedimiento experimental para medir
las características de un transistor de
Las ganancias de voltaje CA típicas para los amplificadores BJT son mucho mayores que para los FET.
efecto de campo en 1955.
Sin embargo,
Los FET son más estables a la temperatura que los BJT, y los FET suelen ser más pequeños que los doctor ross Nacido: Southport, Inglaterra;
PhD, Gonville and Caius
BJT, lo que los hace particularmente útiles en chips de circuitos integrados (IC).
College, Universidad de
Sin embargo, las características de construcción de algunos FET pueden hacerlos más sensibles al Cambridge; Presidente
manejo que los BJT. Emérito, AT&T Bell Labs;
En este capítulo se introducen tres tipos de FET: eltransistor de efecto de campo de unión (JFET),el becario, IEEE; Miembro,
transistor de efecto de campo semiconductor de óxido de metal(MOSFET), y elmetal– transistor de la ciencia nacional
efecto de campo semiconductor(MESFET). La categoría MOSFET se divide aún más enagotamientoy Tablero; Presidente,
mejoratipos, ambos descritos. El transistor MOSFET se ha convertido en uno de los dispositivos más Comité Asesor Nacional
importantes utilizados en el diseño y construcción de circuitos integrados para computadoras comité de semiconductores
Dra. Dacey Nacido: Chicago, Illinois;
digitales. Su estabilidad térmica y otras características generales lo hacen extremadamente popular en
PhD, Instituto de California
el diseño de circuitos de computadora. Sin embargo, como un elemento discreto en un contenedor de
tute de Tecnología;
sombrero de copa típico, debe manejarse con cuidado (se discutirá en una sección posterior). El
Director de Investigación de
MESFET es un desarrollo más reciente y aprovecha al máximo las características de alta velocidad del
Electrónica de Estado Sólido,
GaAs como material semiconductor base. Aunque actualmente es la opción más costosa, el problema laboratorios de campana;
del costo a menudo se ve compensado por la necesidad de velocidades más altas en los diseños de RF Vicepresidente, Investigación, Sandia
y computadoras. Corporación; Miembro

Una vez que se hayan presentado la construcción y las características del FET, los arreglos de IRE, Tau Beta Pi, Eta
polarización se cubrirán en el Capítulo 7. El análisis realizado en el Capítulo 4 usando Kappa Nu
transistores BJT resultará útil para derivar las ecuaciones importantes y comprender los
HIGO. 6.2
resultados obtenidos para los circuitos FET.
Desarrollo temprano del efecto de campo
Ian Munro Ross y GC Dacey (figura 6.2) fueron fundamentales en las primeras etapas del transistor.
desarrollo del transistor de efecto de campo. Tome especial nota del equipo utilizado en 1955 (Cortesía de AT&T Archives y
para sus investigaciones. Centro de Historia).
6.2 CONSTRUCCIÓN Y CARACTERÍSTICAS DE LOS JFET-

Como se indicó anteriormente, el JFET es un dispositivo de tres terminales con un terminal
capaz de controlar la corriente entre los otros dos. En nuestra discusión del transistor BJT, elnpn
El transistor se empleó en la mayor parte de las secciones de análisis y diseño, con un
380 EFECTO DE CAMPO sección dedicada al efecto de usar unpnptransistor. Para el transistor JFET elnorte-dispositivo de
TRANSISTORES canal será el dispositivo destacado, con párrafos y secciones dedicadas al efecto de usar unpags
-canal JFET.
La construcción básica de lanorte-canal JFET se muestra en la Fig. 6.3. Tenga en cuenta que la mayor parte
de la estructura es elnorte-tipo material, que forma el canal entre las capas incrustadas depags-tipo material.
la parte superior de lanorte-El canal de tipo está conectado a través de un contacto óhmico a un terminal
denominadodesagüe (D), mientras que el extremo inferior del mismo material está conectado a través de un
contacto óhmico a un terminal denominadofuente (S).Los dos pagsLos materiales de tipo están conectados
entre sí y alpuerta (G)Terminal. En esencia, por lo tanto, el drenaje y la fuente están conectados a los
extremos delnorte-tipo de canal y la puerta a las dos capas depags-tipo material. En ausencia de potenciales
aplicados, el JFET tiene dos pags–norteuniones en condiciones sin sesgo. El resultado es una región de
empobrecimiento en cada unión, como se muestra en la figura 6.3, que se parece a la misma región de un
diodo en condiciones sin polarización. Recuerde también que una región de empobrecimiento carece de
portadores libres y, por lo tanto, no puede soportar la conducción.
HIGO. 6.3
Transistor de efecto de campo de unión (JFET).
Fuente Las analogías rara vez son perfectas y, en ocasiones, pueden ser engañosas, pero la analogía del
agua de la figura 6.4 proporciona una idea del control JFET en la terminal de puerta y la idoneidad de
Puerta la terminología aplicada a las terminales del dispositivo. La fuente de presión del agua se puede
comparar con el voltaje aplicado desde el drenaje hasta la fuente, que establece un flujo de agua
(electrones) desde la espita (fuente). La "puerta", a través de una señal aplicada (potencial), controla el
flujo de agua (carga) al "drenaje". Los terminales de drenaje y fuente están en extremos opuestos del
Drenar norte-canal como se introdujo en la figura 6.3 porque la terminología se define para el flujo de
electrones.
HIGO. 6.4
Analogía del agua para el control JFET
mecanismo. VSG-0 voltios,VSDAlgún valor positivo
En la Fig. 6.5, un voltaje positivoVSDse aplica a través del canal y la puerta se conecta directamente a la
fuente para establecer la condiciónVSG-0 V. El resultado es una puerta y un terminal fuente al mismo
potencial y una región de agotamiento en el extremo inferior de cada uno.pags-material similar a la
distribución de las condiciones sin sesgo de la Fig. 6.3. En el instante en que el voltaje VDD(=VSD) se
aplica, los electrones son atraídos a la terminal de drenaje, estableciendo la corriente convencionalID
con la dirección definida de la Fig. 6.5. La trayectoria del flujo de carga revela claramente que las
corrientes de drenaje y fuente son equivalentes (ID=IS). En las condiciones de la figura 6.5, el flujo de
carga está relativamente desinhibido y está limitado únicamente por la resistencia delnorte-canal
entre drenaje y fuente.
Es importante notar que la región de agotamiento es más ancha cerca de la parte superior de
ambospags-materiales tipo. La razón del cambio en el ancho de la región se describe mejor con la
ayuda de la figura 6.6. Suponiendo una resistencia uniforme en elnorte-canal, podemos romper
CONSTRUCCIÓN Y381
ID CARACTERÍSTICAS
D + DE JFET
Agotamiento norte-canal
región
mi
mi
VDD
GRAMO
pags norte pags VSD

mi
+ mi
VSG=0 V
– S –
IS
HIGO. 6.5 HIGO. 6.6

JFET en VSG=0 V y VSD70 voltios Potenciales de polarización inversa variables a
través de la unión p-n de un JFET de canal n.
la resistencia del canal en las divisiones que aparecen en la Fig. 6.6. La corrienteID
establecerá los niveles de tensión a través del canal como se indica en la misma figura. El resultado es que la
región superior de lapagsEl material de tipo polar tendrá una polarización inversa de aproximadamente 1,5 V,
con la región inferior solo polarizada inversamente en 0,5 V. Recuerde de la discusión de la operación del
diodo que cuanto mayor sea la polarización inversa aplicada, más ancha es la región de agotamiento, por lo
tanto, el distribución de la región de agotamiento como se muestra en la Fig. 6.6. El hecho de que elpags–
nortela unión tiene polarización inversa para la longitud del canal da como resultado una corriente de puerta
de cero amperios, como se muestra en la misma figura. El hecho de queIGRAMO=0 A es una característica
importante del JFET.
como el voltajeVSDse incrementa de 0 V a unos pocos voltios, la corriente aumentará según lo
determinado por la ley de Ohm y la gráfica deIDversusVSDaparecerá como se muestra en la Fig. 6.7. La
rectitud relativa de la gráfica revela que para la región de valores bajos deVSD, la resistencia es
esencialmente constante. ComoVSDaumenta y se acerca a un nivel denominado VPAGSen la Fig. 6.7, las
regiones de agotamiento de la Fig. 6.5 se ensancharán, provocando una reducción notable en el ancho
del canal. La trayectoria reducida de conducción hace que aumente la resistencia y se presente la
curva en el gráfico de la figura 6.7. Cuanto más horizontal sea la curva, mayor será la resistencia, lo
que sugiere que la resistencia se acerca a los ohmios "infinitos" en la región horizontal. SiVSDse
incrementa a un nivel en el que parece que las dos regiones de agotamiento
HIGO. 6.7
IDcontra VSDpara VSG=0 voltios
382 EFECTO DE CAMPO "toque" como se muestra en la Fig. 6.8, una condición denominadaquitar con los dedosresultará. El nivel de V
TRANSISTORES SDque establece esta condición se denominavoltaje de pellizcoy se denota por VPAGS, como se muestra en la
Fig. 6.7. En realidad, el términoquitar con los dedoses un nombre inapropiado en el sentido de que sugiere el
actualIDse corta y cae a 0 A. Sin embargo, como se muestra en la figura 6.7, este no es el caso:IDmantiene un
nivel de saturación definido comoIDSSen la figura 6.7. En realidad todavía existe un canal muy pequeño, con
una corriente de muy alta densidad. El hecho de queIDno cae en pinch-off y mantiene el nivel de saturación
indicado en la Fig. 6.7 se verifica por el siguiente hecho: La ausencia de una corriente de drenaje eliminaría la
posibilidad de diferentes niveles de potencial a través delnorte-material de canal para establecer los
diferentes niveles de polarización inversa a lo largo delpags–norteunión. El resultado sería una pérdida de la
distribución de la región de agotamiento que causó el pinch-off en primer lugar.
HIGO. 6.8
Pellizco (VSG=0 V, VSD=VPAGS).
ComoVSDse incrementa más alláVPAGS, la región de encuentro cercano entre las dos regiones de
agotamiento aumenta en longitud a lo largo del canal, pero el nivel deIDsigue siendo esencialmente el
mismo. En esencia, por lo tanto, una vezVSD7VPAGSel JFET tiene las características de una fuente de
corriente. Como se muestra en la figura 6.9, la corriente se fija enID=IDSS, pero el voltajeVSD(para
niveles7VPAGS) está determinada por la carga aplicada.
La elección de la notaciónIDSSse deriva del hecho de que es elDlluvia-a-sfuente de corriente con uns
conexión de circuito corto de la puerta a la fuente. A medida que continuamos investigando las características
del dispositivo encontraremos que:
HIGO. 6.9
Fuente de corriente equivalente para
IDSSes la corriente de drenaje máxima para un JFET y está definida por las
VSG=0 V, VSD7VPAGS. condiciones VSG-0v y vSD+ -VPAGS-.
Nótese en la Fig. 6.7 queVSG-0 V para toda la longitud de la curva. Los siguientes párrafos
describirán cómo las características de la figura 6.7 se ven afectadas por los cambios en el nivel deVSG.
VSG*0 V
El voltaje de la puerta a la fuente, denotadoVSG, es el voltaje de control del JFET. Así como varias curvas
paraICversusVCEse establecieron para diferentes niveles deIBpara el transistor BJT, curvas deIDversusV
SDpara varios niveles deVSGpuede ser desarrollado para el JFET. Para elnorte-dispositivo de canal el
voltaje de controlVSGse hace cada vez más negativa a partir de suVSG-nivel 0 V. En otras palabras, la
terminal de puerta se configurará a niveles de potencial cada vez más bajos en comparación con la
fuente.
CONSTRUCCIÓN Y 383
ID CARACTERÍSTICAS
D + DE JFET
= 0 un
IGRAMO
pags pags VSD>0 V

GRAMO
norte
+ –
1V
+
VSG= –1 V
– S –
IS
HIGO. 6.10
Aplicación de un voltaje negativo a la puerta de un JFET.
En la figura 6.10, se aplica un voltaje negativo de 1 V entre las terminales de la puerta y la fuente para un
nivel bajo deVSD. El efecto del sesgo negativo aplicadoVSGes establecer regiones de agotamiento similares a
las obtenidas conVSG-0 V, pero a niveles más bajos deVSD. Por lo tanto, el resultado de aplicar un sesgo
negativo a la puerta es alcanzar el nivel de saturación a un nivel más bajo deVSD, como se muestra en la Fig.
6.11 paraVSG= -1 V. El nivel de saturación resultante paraIDse ha reducido y, de hecho, seguirá disminuyendo
a medida queVSGse hace cada vez más negativa. Observe también en la figura 6.11 cómo el voltaje de
estrangulamiento continúa cayendo de manera parabólica a medida queVSG
se vuelve cada vez más negativa. Finalmente,VSGCuándoVSG= -VPAGSserá lo suficientemente negativo
para establecer un nivel de saturación que es esencialmente 0 mA, y para todos los propósitos
prácticos, el dispositivo ha sido "apagado". En resumen:
El nivel de VSGeso resulta en yoD-0 mA se define por VSG-VPAGS,con VPAGSsiendo un

voltaje negativo para dispositivos de canal n y un voltaje positivo para JFET de canal p.
ID(mamá) Lugar geométrico de los valores de pinch-off
óhmico Región de saturación

Región
VSG=0 V
IDSS8
7
6
5
V S
GRAMO=
–1 V
4
3
2 V S
GRAMO
= – 2 voltios
VSG= –3 voltios
1
VSG= –4 voltios =VPAGS
0 5 10 15 20 25 VSD(V)
VPAGS(porVSG=0 V)
HIGO. 6.11
Características JFET de canal n con IDSS=8 mA y VPAGS= -4 voltios
384 EFECTO DE CAMPO En la mayoría de las hojas de especificaciones, el voltaje de pinch-off se especifica comoVSG(apagado)en vez
TRANSISTORES deVPAGS. Una hoja de especificaciones se revisará más adelante en el capítulo cuando se hayan introducido la
mayoría de los elementos de control. La región a la derecha del lugar geométrico de estrangulamiento de la
figura 6.11 es la región típicamente empleada en amplificadores lineales (amplificadores con mínima
distorsión de la señal aplicada) y se conoce comúnmente como elcorriente constante, saturación, oregión de
amplificación lineal.
Resistencia controlada por voltaje
La región a la izquierda del lugar geométrico de pellizco de la figura 6.11 se conoce como elóhmicoo
región de resistencia controlada por voltaje.En esta región, el JFET se puede emplear como una
resistencia variable (posiblemente para un sistema de control automático de ganancia) cuya
resistencia está controlada por el voltaje de puerta a fuente aplicado. Note en la Fig. 6.11 que la
pendiente de cada curva y por lo tanto la resistencia del dispositivo entre el drenaje y la fuente paraV
SD6VPAGSson una función del voltaje aplicadoVSG. ComoVSGse vuelve más y más negativa, la pendiente
de cada curva se vuelve más y más horizontal, lo que corresponde a un nivel de resistencia creciente.
La siguiente ecuación proporciona una buena primera aproximación al nivel de resistencia en
términos del voltaje aplicadoVSG:
ro
rD= (6.1)
(1 -VSG>VPAGS)2
donderoes la resistencia conVSG-0 V yrDes la resistencia a un nivel particular deVSG.

Por unnorte-canal JFET conro=10 k- (VSG=0 voltios,VPAGS= -6 V), ecuación. (6.1) da como resultado 40
k- enVSG= -3 voltios
pags-Dispositivos de canal
lospags-channel JFET se construye exactamente de la misma manera que elnorte-dispositivo de canal

de la Fig. 6.3 pero con una inversión de lapags- ynorte-tipo de materiales como se muestra en la Fig.
6.12. Las direcciones de corriente definidas se invierten, al igual que las polaridades reales de los
voltajesVSGy VSD. Para elpags-dispositivo de canal, el canal se restringirá al aumentar los voltajes
positivos de la puerta a la fuente y la notación de doble subíndice paraVSDresultará en voltajes
negativos paraVSDen las características de la Fig. 6.13, que tiene unIDSSde 6 mA y un voltaje pinchoff de
VSG= +6 V. No deje que los signos menos paraVSDconfundirte. Simplemente indican que la fuente tiene
un potencial más alto que el drenaje.
ID
D +
+
+
=0A
IGRAMO
+
GRAMO
+
norte norte VSD
+ +
pags VDD
+ +
–
VGG
–
VSG= +VGG
– S –
IS
HIGO. 6.12
JFET de canal p.
CONSTRUCCIÓN Y 385
CARACTERÍSTICAS
DE JFET
VSDmáximo
HIGO. 6.13
Características JFET de canal p con IDSS=6 mA y VPAGS=6 voltios
Nota en niveles altos deVSDque las curvas se elevan repentinamente a niveles que parecen ilimitados. El
aumento vertical es una indicación de que se ha producido una ruptura y la corriente a través del canal (en la
misma dirección en la que se encuentra normalmente) ahora está limitada únicamente por el circuito externo.
Aunque no aparece en la Fig. 6.11 para elnorte-dispositivo de canal, ocurren para elnorte-dispositivo de canal
si se aplica suficiente voltaje. Esta región se puede evitar si el nivel
deVSD máximo
se anota en la hoja de especificaciones y el diseño es tal que el nivel real de
VSDes menor que este valor paratodosvalores deVSG.
simbolos
Los símbolos gráficos de lanorte-canal ypagsLos JFET de dos canales se proporcionan en la figura 6.14. Tenga en
cuenta que la flecha apunta hacia adentro para elnorte-dispositivo de canal de la figura 6.14a para representar la
dirección en la queIGRAMOfluiría si elpags–norteunión estaban polarizadas hacia adelante. Para elpags-dispositivo de
canal (Fig. 6.14b) la única diferencia en el símbolo es la dirección de la flecha en el símbolo.
HIGO. 6.14
Símbolos JFET: (a) canal n; (b) canal p.
Resumen
En esta sección se introdujeron varios parámetros y relaciones importantes. Algunos que surgirán con
frecuencia en el análisis que sigue en este capítulo y en el siguiente paranorteLos JFET de canal
incluyen lo siguiente:
La corriente máxima se define como IDSSy ocurre cuando VSG-0 V y VSD# -VPAGS-, como se muestra
en la figura 6.15a.
Para voltajes de puerta a fuente VSGes menor que (más negativo que) el nivel de pinch-off, la
corriente de drenaje es 0 A (ID-0 A), como en la figura 6.15b.
Para todos los niveles de VSGentre 0 V y el nivel de pinch-off, la corriente IDoscilará entre
yoDSSy 0 A, respectivamente, como en la figura 6.15c.
Se puede desarrollar una lista similar para los JFET de canal p.
386 EFECTO DE CAMPO
TRANSISTORES D D
+ VSG= – VGG +
GRAMO GRAMO
VDD≥VPAGS ID = 0 A VDD
+ ID= yoDSS
– +
– –
VSG=0 V VSG VSG
VGG
– S
+ – S
VGG≥VPAGS
(a) (B)
VPAGS≥VGG≥0 V
D
0mA ≥ID >IDSS +
GRAMO
ID VDD
– +
–
VGG VSG
+ – S
(C)
HIGO. 6.15
(a) VSG=0 V, yoD=IDSS; (b) corte (ID=0 A) VSGmenos que el nivel de pinch-off; (c) yoDestá entre 0 A y
IDSSpara VSG 0 V y mayor que el nivel de pinch-off.
-
6.3 CARACTERÍSTICAS DE TRANSFERENCIA
Derivación
Para el transistor BJT la corriente de salidaICy la corriente de control de entradaIBestán
relacionadas por beta, la cual se consideró constante para el análisis a realizar. En forma de
ecuación,
control variable
IC=F(IB) =BIB (6.2)
William Bradford Shockley (1910– constante

1989), co-inventor del primer
En la ecuación. (6.2) existe una relación lineal entreICyIB. Duplicar el nivel deIByICaumentará por
transistor y formulador de la teoría
del “efecto de campo” empleada en un factor de dos también.
el desarrollo del transistor y el FET. Desafortunadamente, esta relación lineal no existe entre las cantidades de salida y
entrada de un JFET. La relación entreIDyVSGes definido porecuación de shockley (ver
Fig. 6.16):
shockleyNacido: Londres, Inglaterra;
Doctorado, Harvard, 1936;
control variable
Jefe, Departamento de Física
2
de Transistores, Bell VSGB
ID=IDSSa1 - (6.3)
laboratorios; Presidente, VPAGS
transistor Shockley
corporación; Profesor Poniatoff de constantes
Ciencias de la Ingeniería,
Universidad de Stanford; El término al cuadrado en la ecuación da como resultado una relación no lineal entreIDyVSG,
Premio Nobel de física en produciendo una curva que crece exponencialmente con la magnitud decreciente deVSG.
1956 con Walter Brattain y Para el análisis de cd que se realizará en el capítulo 7, un enfoque gráfico en lugar de
John Bardeen matemático será, en general, más directo y más fácil de aplicar. El enfoque gráfico, sin
embargo, requerirá un gráfico de Eq. (6.3) para representar el dispositivo y un gráfico de la
HIGO. 6.16
Dr. William Bradford Shockley. ecuación de la red que relaciona las mismas variables. La solución está definida por el punto de
(Cortesía de AT&T Archives y intersección de las dos curvas. Es importante tener en cuenta al aplicar el enfoque gráfico que
Centro de Historia). las características del dispositivo seráninafectadopor la red en la que se emplea el dispositivo.
La ecuación de la red puede cambiar junto con la intersección entre las dos curvas, pero la curva de TRANSFERIR 387
transferencia definida por la Ec. (6.3) no se ve afectado. En general, por lo tanto: CARACTERÍSTICAS
Las características de transferencia definidas por la ecuación de Shockley no se ven

afectadas por la red en la que se emplea el dispositivo.
La curva de transferencia se puede obtener mediante la ecuación de Shockley oa partir de las

características de salida de la figura 6.11. En la figura 6.17 se proporcionan dos gráficos, con la escala
vertical en miliamperios para cada gráfico. Uno es una parcela deIDversusVSD, mientras que el otro esI
Dversus VSG. Usando las características de drenaje a la derecha del eje "y", podemos dibujar una línea
horizontal desde la región de saturación de la curva denotadaVSG-0 V a laIDeje. El nivel de corriente
resultante para ambos gráficos esIDSS. El punto de intersección en elIDversusVSGcurva será como se
muestra ya que el eje vertical se define comoVSG-0 voltios
ID(mamá) ID(mamá)
10 10
9 9
IDSS 8 8 VSG=0 V
IDSS
7 7
6 6
5 5
VSG= –1 V
4 4
3 3
2 2 VSG= –2 voltios
1 1 VSG= – 3 V
VSG= –4 voltios
VSG(V)-4 –3–2–1 0 0 5 10 15 20 25 VSD

ID=0 ma,VSG= VPAGS
HIGO. 6.17
Obtención de la curva de transferencia a partir de las características del drenaje.
En revisión:
CuándoVSG=0 voltios,ID=IDSS (6.4)
CuándoVSG=VPAGS= -4 V, la corriente de drenaje es 0 mA, lo que define otro punto en la curva de

transferencia. Es decir:
CuándoVSG=VPAGS,ID=0mA (6.5)
Antes de continuar, es importante darse cuenta de que las características de drenaje relacionan
una cantidad de salida (o drenaje) con otra cantidad de salida (o drenaje); ambos ejes están definidos
por variables en la misma región de las características del dispositivo. Las características de
transferencia son un gráfico de una corriente de salida (o drenaje) frente a una cantidad de control de
entrada. Por lo tanto, hay una "transferencia" directa de las variables de entrada a las de salida
cuando se emplea la curva a la izquierda de la figura 6.17. Si la relación fuera lineal, la gráfica deID
versusVSGdaría como resultado una línea recta entre IDSSyVPAGS. Sin embargo, resultará una curva
parabólica porque el espacio vertical entre los pasos deVSGen las características de drenaje de la Fig.
6.17 disminuye notablemente a medida queVSGse vuelve cada vez más negativa. Compara el espacio
entreVSG-0 V yVSG= -1 V a la que hay entreVSG= -3 V y pinch-off. el cambio enVSGes el mismo, pero el
cambio resultante enIDes bastante diferente
Si se traza una línea horizontal desde elVSG= -Curva de 1 V a laIDy luego se extiende al otro
eje, se puede ubicar otro punto en la curva de transferencia. Tenga en cuenta queVSG= -1 V en el
eje inferior de la curva de transferencia conID=4,5 mA. Nota en la definición deIDen VSG-0 V y -1 V
que los niveles de saturación deIDse emplean y se ignora la región óhmica. Continuando conVSG
= -2 V y -3 V, podemos completar la curva de transferencia. Está
388 EFECTO DE CAMPO la curva de transferencia deIDversusVSGque recibirá un uso extendido en el análisis del Capítulo
TRANSISTORES 7 y no las características de drenaje de la Fig. 6.17. Los siguientes párrafos presentarán un
método rápido y eficiente para trazarIDversusVSGdados solo los niveles deIDSSyVPAGSy la
ecuación de Shockley.
Aplicando la Ecuación de Shockley
La curva de transferencia de la figura 6.17 también se puede obtener directamente de la ecuación de

Shockley (6.3) dados simplemente los valores deIDSSyVPAGS. los niveles deIDSSyVPAGSdefina los límites de la
curva en ambos ejes y deje solo la necesidad de encontrar algunos puntos de trazado intermedios. La validez
de la Ec. (6.3) como fuente de la curva de transferencia de la figura 6.17 se demuestra mejor examinando
algunos niveles específicos de una variable y encontrando el nivel resultante de la otra de la siguiente
manera:
SustituyendoVSG-0 V da
2
VSGB
ecuación (6.3):ID=IDSSa1 -
VPAGS
02 2
=IDSSa1 - B =IDSS1 (-0)
VPAGS
ID=IDSS-VSG=0 V (6.6)
SustituyendoVSG=VPAGSrendimientos
V 2
ID=IDSSa1 -PAGSB
VPAGS
=IDSS(1 - 1)2=IDSS(0)
ID=0 A-VSG=VPAGS (6.7)
Para las características de drenaje de la Fig. 6.17, si sustituimosVSG= -1 V,

V 2
ID=IDSSa1 -SGB
VPAGS
- 1V2 12
=8mAa1 - segundo =8mAa1 -segundo =8 mA (0,75)2
- 4V 4
=8 mA (0,5625)
=4,5 mA
como se muestra en la figura 6.17. Nótese el cuidado que se tiene con los signos negativos paraVSGyVPAGSen los
cálculos anteriores. La pérdida de un signo daría como resultado un resultado totalmente erróneo.
Debería ser obvio de lo anterior que dadoIDSSyVPAGS(como normalmente se proporciona en las hojas de
especificaciones), el nivel deIDse puede encontrar para cualquier nivel deVSG. Por el contrario, usando álgebra
básica podemos obtener [de la ecuación. (6.3)] una ecuación para el nivel resultante deVSGpara un nivel dado
deID. La derivación es bastante sencilla y da como resultado
IDB
VSG=VPAGSa1 - (6.8)
AIDSS
Probemos la Ec. (6.8) encontrando el nivel deVSGeso dará como resultado una corriente de drenaje de 4.5 mA para
el dispositivo con las características de la figura 6.17. Encontramos
4,5 mA
VSG= -4 voltiosa1 - B
A8mA
= -4 V(1 -10,5625) = -4 V (1 - 0,75) = -4
voltios (0,25)
= -1 V
como sustituido en el cálculo anterior y verificado por la Fig. 6.17.
Método abreviado TRANSFERIR 389
CARACTERÍSTICAS
Dado que la curva de transferencia se debe trazar con tanta frecuencia, sería muy ventajoso tener un
método abreviado para trazar la curva de la manera más rápida y eficiente manteniendo un grado
aceptable de precisión. El formato de la Ec. (6.3) es tal que niveles específicos deVSGresultará en niveles
deIDque se pueden memorizar para proporcionar los puntos de trazado necesarios para dibujar la
curva de transferencia. si especificamosVSGser la mitad del valor pinch-offVPAGS, el nivel resultante deID
será el siguiente, determinado por la ecuación de Shockley:
V 2
ID=IDSSa1 -SGB
VPAGS
1 -V>2PAGS
2 12
=IDSSa segundo =IDSSa 1- segundo =IDSS(0.5)2
VPAGS 2
=IDSS(0.25)
I
y ID=DSS- VSG=VPAGS>2 (6.9)
4
Ahora es importante darse cuenta de que la Ec. (6.9) no es para un nivel particular deVPAGS. Es una
ecuación general para cualquier nivel deVPAGSsiempre y cuandoVSG=VPAGS>2. El resultado especifica que la
corriente de drenaje siempre será un cuarto del nivel de saturaciónIDSSsiempre que el voltaje de puerta a
fuente sea la mitad del valor de pellizco. Tenga en cuenta el nivel deIDporVSG=VPAGS>2 = -4 V>2 = -2 V en la
figura 6.17.
si elegimosID=IDSS>2 y sustituir en la ecuación. (6.8), encontramos que
IDB
VSG=VPAGSa1 -
AIDSS
IDSS>2
=VPAGSa1 - V( 1
segundo =PAGS - 10.5) =VPAGS(0.293)
ADSSI
y VSG 0.3VPAGS-ID=IDSS>2 (6.10)
Se pueden determinar puntos adicionales, pero la curva de transferencia se puede trazar con un nivel de precisión
satisfactorio simplemente utilizando los cuatro puntos definidos anteriormente y revisados en la Tabla 6.1. De hecho, en el
análisis del Capítulo 7, se utilizan un máximo de cuatro puntos de la gráfica para dibujar las curvas de transferencia. En la
mayoría de las ocasiones, usando solo el punto de la trama definido porVSG=VPAGS>2 y las intersecciones de los ejes enIDSSyVPAGS
proporcionará una curva lo suficientemente precisa para la mayoría de los cálculos.
CUADRO 6.1
VSGcontra yoDUso de Shockley
Ecuación
VSG ID
0 IDSS
0.3VPAGS IDSS>2
0.5VPAGS IDSS>4
VPAGS 0mA
EJEMPLO 6.1 Dibuje la curva de transferencia definida porIDSS=12mA yVPAGS= -6 voltios
Solución: Dos puntos de la trama están definidos por
IDSS=12mA y VSG=0 V
y ID=0mA y VSG=VPAGS
EnVSG=VPAGS>2 = -6 V>2 = -3 voltiosla corriente de drenaje está determinada porID=IDSS>4
= 12mA>4 =3mA. EnID=IDSS>2 = 12mA>2 =6mAel voltaje de puerta a fuente está
determinado porVSG 0.3VPAGS=0,3(-6 V) = -1,8 voltios. Los cuatro puntos de la trama están bien definidos.
en la Fig. 6.18 con la curva de transferencia completa.
390 EFECTO DE CAMPO
TRANSISTORES
HIGO. 6.18
Curva de transferencia para el ejemplo 6.1.
Parapags-dispositivos de canal La ecuación de Shockley (6.3) aún se puede aplicar exactamente

como aparece. En este caso, ambosVPAGSyVSGserá positiva y la curva será la imagen especular de la
curva de transferencia obtenida con unnorte-canal y los mismos valores límite.
EJEMPLO 6.2Dibuje la curva de transferencia para unpags-dispositivo de canal conIDSS=4mA y VPAGS=3

voltios
Solución:EnVSG=VPAGS>2 = 3 V>2 =1,5 V,ID=IDSS>4 = 4mA>4 =1mA. En ID=IDSS>2 =

4mA>2 =2mA,VSG=0.3VPAGS=0,3 (3 V) =0,9 V. Ambos puntos de la gráfica aparecen en
la Fig. 6.19 junto con los puntos definidos porIDSSyVPAGS.
HIGO. 6.19
Curva de transferencia para el dispositivo de canal p del ejemplo 6.2.
6.4 HOJAS DE ESPECIFICACIONES (JFET)

-
Al igual que con cualquier dispositivo electrónico, es importante poder comprender los datos proporcionados en una
hoja de especificaciones. A menudo, la notación utilizada es diferente de la que normalmente aplicamos, por lo que es
posible que se deba aplicar una medida de traducción. En general, sin embargo, los encabezados de los datos son
uniformes e incluyenCapacidades máximas, características térmicas, características eléctricas, y conjuntos de
Características típicas. En la Fig. 6.20, las hojas de especificaciones para un Fairchild Semiconductor 2N5457norte-El
canal JFET aparece con dos tipos de técnicas de empaquetado. El paquete TO-92 es para un dispositivo de mayor
potencia que la unidad SOT-23 de montaje en superficie.
HOJAS DE ESPECIFICACIONES 391
FAIRCHIL D
(JFET)
SEMICONDUCTORTM
2N5457 MMBF5457
ÍNDICES ABSOLUTOS MÁXIMOS GRAMO
Símbolo Parámetro Valor Unidades
VSD Voltaje de fuente de drenaje 25 V S

GRAMO
SD TO-92 SOT-23
Vdirector general Voltaje de puerta de drenaje 25 V D
NOTA: Fuente y Drenaje
VSG Voltaje de puerta-fuente – 25 V son intercambiables
Inovia Corriente de puerta delantera 10 mamá Amplificador de propósito general de canal N Este
dispositivo es un amplificador de audio de bajo nivel y
Empalme operativo y de almacenamiento
Tj, Tetapa – 55 a +150 ºC transistor de conmutación, y se puede utilizar para
Rango de temperatura Aplicaciones de conmutación analógica.
CARACTERÍSTICAS TÉRMICAS
máx.
Símbolo Característica Unidades
2N5457 *MMBF5457
PAGSD
Disipación total del dispositivo 625 350 mW
Reducir por encima de 25°C 5.0 2.8 mW/°C
R-JC Resistencia Térmica, Unión a Caja 125 °C/W

R-JA Resistencia Térmica, Unión al Ambiente 357 556 °C/W
CARACTERÍSTICAS ELECTRICAS T A = 25°C a menos que se indique lo contrario
Símbolo Parámetro Condiciónes de la prueba mínimo tipo máx. Unidades
CARACTERÍSTICAS OFF
V(BR)GSS Voltaje de ruptura puerta-fuente IGRAMO= 10 -A, VSD= 0 – 25 V
IGSS Corriente inversa de puerta VSG= –15 V, VSD= 0 – 1.0 n/A
VSG= –15 V, VSD= 0, TA= 100°C – 200 n/A
VGS (apagado) Voltaje de corte de puerta-fuente VSD= 15 V, yoD= 10 nA 5457 – 0.5 – 6.0 V
VSG Voltaje de puerta-fuente VSD= 15 V, yoD= 100 -A 5457 – 2.5 V
SOBRE CARACTERÍSTICAS
IDSS Corriente de drenaje de voltaje de puerta cero VSD= 15 voltios, voltiosSG= 0 5457 1.0 3.0 5.0 mamá
CARACTERÍSTICAS DE PEQUEÑA SEÑAL
gramofs Conductancia de transferencia directa VSD= 15 voltios, voltiosSG= 0, f = 1,0 kHz 5457 1000 5000 µmhos
gramosistema operativo Conductancia de salida VSD= 15 voltios, voltiosSG= 0, f = 1,0 MHz 10 50 µmhos
Ces Capacitancia de entrada VSD= 15 voltios, voltiosSG= 0, f = 1,0 MHz 4.5 7.0 pF
CRSS Capacidad de transferencia inversa VSD= 15 voltios, voltiosSG= 0, f = 1,0 MHz 1.5 3.0 pF
NF Figura de ruido VSD= 15 voltios, voltiosSG= 0, f = 1,0 kHz, RGRAMO= 3.0 dB
1,0 megaohmios, ancho de banda = 1,0 Hz
(a)
Fuente de drenaje común

5
TY PAGS
V SG(OFF) = –1. V8 Disipación de potencia frente a temperatura ambiente
T A = 25°C V 700
4 SG = 0 V
ID–Corriente de drenaje (mA)
PAGSD–Disipación de potencia (mW)
600
3 VGRAMO
S= –0.2 5 voltios
500 T O-
9 2
400 S 23
VSG = –0.5V ANTIGUO TESTAMENTO-
2 300
V SG–= 0.7
200
5 voltios
1
VGRAMO – 1V
S= 100
VGRAMO
S= –1.2 5 voltios
0 0
0 1 2 3 4 5 0 25 50 75 100 125 150
VSD– Tensión drenaje-fuente (V) Temperatura (°C)
(B) (C)
HIGO. 6.20
canal n 2N5457 JFET Característica k.
392 EFECTO DE CAMPO Capacitancia frente a voltaje Resistencia del canal frente a temperatura
TRANSISTORES 10 1k
f=1 Hz
METRO
– 1,5 V
O)=
GAD 5V
ISD–Drenaje en resistencia ( )
(APA –2,2
Ces, CRSS–Capacitancia (pF)

VGS O) =
GAD
5 VGS
(APA
,7 V
= –3
Cess(V DS= 15 V) PAG
ADO
)
VGS (A
100
Crss(V SD = 0
V )
V SD = 100 V metro
Crss(V DS= 15 V) V SG = 0 V
1 10
0 –2 –4 –6 – 8 – 10 – 75 – 25 25 75 125 175
VSG– Tensión puerta-fuente (V) T A– Temperatura ambiente (°C)
(D) (mi)
Conductancia de salida frente a corriente de drenaje

Transconductancia frente a corriente de drenaje
10 100
V SD= 15 V T A= 25°C 5V
T A = 25°C f = 1kHz
gramofs– Transconductancia (mmhos)
gramosistema operativo– Conductancia de salida (μmhos)

f = 1 kHz
Vdirector general= 5 voltios
V GS (APAGADO)
= – 1.5V 10 V
VSG( APAGADO)
= –3.7 V 15 V
1 10 20 voltios
10 V
15 V
VGS (APAGADO) = –3 7.voltios 20 V
V SG(DEF) = –1. 6 voltios
0.1 1
0.01 0.1 1 10 0.1 1 10
ID– Corriente de drenaje (mA) ID– Corriente de drenaje (mA)
(F) (gramo)
HIGO. 6.20
Continuado
Máximos ratings
La lista de valores nominales máximos suele aparecer al principio de la hoja de especificaciones, con
los voltajes máximos entre terminales específicos, los niveles máximos de corriente y el nivel máximo
de disipación de potencia del dispositivo. Los niveles máximos especificados paraVSD,Vdirector general
yVSGno debe ser excedido en ningún punto en la operación de diseño del dispositivo. Cualquier buen diseño
intentará evitar estos niveles con un buen margen de seguridad. Aunque normalmente está diseñado para
funcionar conIGRAMO=0 mA, siforzadopara aceptar una corriente de puerta, podría soportar 10 mA (Inovia)
antes de que ocurra el daño.
Características Térmicas
La disipación total del dispositivo a 25 °C (temperatura ambiente) es la potencia máxima que el dispositivo
puede disipar en condiciones normales de funcionamiento y está definida por
PAGSD=VSDID (6.11)
Tenga en cuenta la similitud de formato con la ecuación de disipación de potencia máxima para el transistor
BJT.
El factor de reducción se analiza en detalle en el Capítulo 3, pero por el momento reconozca que la
clasificación de 5 mW/°C revela que la clasificación de disipacióndisminuyepor 5 mW para cadaaumento en
temperatura de 1°C por encima de 25°C.
Características electricas HOJAS DE ESPECIFICACIONES 393
(JFET)
Las características eléctricas incluyen el nivel deVPAGSen las características de “apagado” yIDSSen las
características “encendido”. En este casoVPAGS=VSG(apagado)tiene un rango de -0.5 V a -6.0 V y IDSSde 1
mA a 5 mA. El hecho de que ambos variarán de un dispositivo a otro con la misma placa de
identificación debe tenerse en cuenta en el proceso de diseño. Las características de señal pequeña
serán importantes cuando examinemos las redes de ca en el Capítulo 8.
Características típicas
La lista de características típicas incluirá una variedad de curvas que demuestran cómo los parámetros
importantes varían con el voltaje, la corriente, la temperatura y la frecuencia.
Primero observe en la figura 6.20a que la gráfica incluye la región negativa deVSGen el lado normalmente
positivo del eje horizontal. Observe también que la gráfica es para un voltaje de pinch-off de
- 2,6 V, que está aproximadamente a la mitad del rango de posibles tensiones de pinch-off. Si este es el único
gráfico proporcionado, actúa como un valor promedio entre los límites. Las características de drenaje común
se proporcionan en la figura 6.20b para un voltaje de pinch-off de -1,8 V. Observe cómo la corriente de
drenaje cae a 0 amperios cuando se aplica este voltaje de pinch-off. También tenga en cuenta que el IDSSel
nivel es de sólo unos 3,75 mA para este voltaje de pinch-off, mientras que era de unos 9,5 mA para un pinch-
off de -2,6 V en la figura 6.20a. La disipación de potencia frente a la temperatura ambiente se representa en la
figura 6.20c, lo que muestra claramente la drástica caída en la capacidad de manejo de potencia con la
temperatura. En el punto de ebullición del agua (100°C) es sólo de 250 mW frente a los 650 mW a
temperatura ambiente. Los efectos capacitivos de la figura 6.20d serán muy importantes a altas frecuencias
debido a la reactancia resultante y al efecto sobre la velocidad de operación. Es interesante observar que
cuanto más negativo sea el voltaje de puerta a fuente, menores serán los efectos capacitivos a una frecuencia
de 1 MHz. El diagrama de resistencia del canal de la figura 6.20e demuestra cómo cambia la resistencia del
canal con la temperatura en varios niveles deVSG(APAGADO). A primera vista, el cambio puede no parecer tan
dramático, pero tome nota del hecho de que el eje vertical es una escala logarítmica que se extiende desde 10
Æa 1kÆ.Los gráficos de transconductancia (figura 6.20f) y conductancia de salida (figura 6.20g) serán
importantes cuando consideremos las redes JFET ac. Definen los dos parámetros del circuito equivalente de
ca. Cada uno ciertamente se ve afectado por el nivel de corriente de drenaje con menor sensibilidad al voltaje
de pinch-off.
Región operativa
La hoja de especificaciones y la curva definida por los niveles de pinch-off en cada nivel deVSG
defina la región de operación para la amplificación lineal en las características de drenaje como se
muestra en la figura 6.21. La región óhmica define los valores mínimos permisibles deVSDen cada
nivel deVSG, yVSD máximo
especifica el valor máximo para este parámetro. la saturación
HIGO. 6.21
Región operativa normal para el diseño de amplificadores lineales.
394 EFECTO DE CAMPO ActualIDSSes la corriente máxima de drenaje, y el nivel máximo de disipación de potencia define la
TRANSISTORES curva dibujada de la misma manera que se describe para los transistores BJT. La región sombreada
resultante es la región operativa normal para el diseño de amplificadores.
6.5 INSTRUMENTACIÓN
-
Recuerde del Capítulo 3 que hay instrumentos portátiles disponibles para medir el nivel deBcorriente continua
para el transistor BJT. Instrumentación similar no está disponible para medir los niveles deIDSS
yVPAGS. Sin embargo, el trazador de curvas introducido para el transistor BJT también puede mostrar las
características de drenaje del transistor JFET a través de una configuración adecuada de los diversos
controles. La escala vertical (en miliamperios) y la escala horizontal (en voltios) se han configurado para
proporcionar una visualización completa de las características, como se muestra en la figura 6.22. Para el JFET
de la figura 6.22, cada división vertical (en centímetros) refleja un cambio de 1 mA enID, mientras que cada
división horizontal tiene un valor de 1 V. El voltaje de paso es de 500 mV/paso (0,5 V/paso), lo que revela que
la curva superior está definida porVSG-0 V y la siguiente curva hacia abajo es -0,5 V para elnorte-dispositivo de
canal. Usando el mismo voltaje de paso, vemos que la siguiente curva es -1 V, luego
- 1.5 V, y finalmente -2 V. Al dibujar una línea desde la curva superior hasta laIDeje, podemos
estimar el nivel deIDSSser de unos 9 mA. El nivel deVPAGSpuede estimarse observando la VSGvalor
de la curva inferior y teniendo en cuenta la reducción de la distancia entre las curvas comoVSGse
vuelve cada vez más negativa. En este caso,VPAGSes ciertamente más negativo que -2 V, y quizás
VPAGSestá cerca de -2.5 V. Sin embargo, tenga en cuenta que elVSGLas curvas se contraen muy
rápidamente a medida que se acercan a la condición de corte, y tal vezVPAGS= -3 V es una mejor
opción. También debe tenerse en cuenta que el control de pasos está configurado para una
visualización de cinco pasos, lo que limita las curvas mostradas aVSG=0, -0,5, -1, -1,5 y -2 V. Si el
control de paso se hubiera aumentado a 10, el voltaje por paso podría reducirse a 250 mV = 0,25
V y la curva paraVSG= -Se habrían incluido 2,25 V, así como una curva adicional entre cada paso
de la figura 6.22. losVSG= -La curva de 2,25 V revelaría la rapidez con la que las curvas se acercan
entre sí para el mismo voltaje de paso. Afortunadamente, el nivel deVPAGS
puede estimarse con un grado razonable de precisión simplemente aplicando una condición que aparece
VSG=0 V
IDSS≅9mA Vertical
Sens.
1mA
por div.
VSG= –0,5 V
Horizontal
Sens.
1V
por div.
VSG= –1 V
IDSS =4,5 mA
2 500mV
(VSG= –0,9 V) por paso
VSG= –1,5 V
gramometro
2 metros
por div.
1metro A
división VSG= –2 voltios
VPAGS≅ −3 voltios
1V
división
HIGO. 6.22
Características de drenaje para un transistor JFET 2N4416 como se muestra en un trazador de curvas.
en la Tabla 6.1. Eso es cuandoID=IDSS>2, entoncesVSG=0.3VPAGS. Para las características de la IMPORTANTE 395
figura 6.22,ID=IDSS>2 = 9 mA>2 = 4,5 mA y, como se ve en la figura 6.22, el nivel correspondiente RELACIONES
deVSGes de aproximadamente -0.9 V. Usando esta información, encontramos que VPAGS=VSG>0,3
= -0,9 V>0,3 = -3 V, que será nuestra elección para este dispositivo. Usando este valor,
encontramos que enVSG= -2 voltios,
VSGB 2
ID=IDSSa1 -
VPAGS
- 2V2
=9mAa1 - B
- 3V
1mA
como lo demuestra la figura 6.22.
EnVSG= -2,5 V, la ecuación de Shockley da como resultadoID=0,25 mA, conVPAGS= -3 V, revelando

claramente qué tan rápido se contraen las curvas cercaVPAGS. La importancia del parámetro gramometroy
cómo se determina a partir de las características de la figura 6.22 se describen en el capítulo 8 cuando se
examinan las condiciones de ca de señal pequeña.
6.6 RELACIONES IMPORTANTES

-
Se han introducido varias ecuaciones y características operativas importantes para el JFET que son de
particular importancia para el análisis de las configuraciones de cd y ca que se presenta a
continuación. Para aislar y enfatizar su importancia, se repiten en la Tabla 6.2 junto a las ecuaciones
correspondientes para el transistor BJT. Las ecuaciones JFET están definidas para la configuración de la
figura 6.23a, mientras que las ecuaciones BJT se relacionan con la figura 6.23b.
TABLA 6.2
JFET BJT
2
VSGB
ID=IDSSa1 - 3 IC=BIB
VPAGS
ID=IS 3 IC Imi (6.12)

IGRAMO 0 un 3 VSER 0,7 V
JFET BJT
D C
ID IC
IGRAMO=0 un
IB
( (
2
ID= IDSS 1 - VSG B IC=β IB
+ +
GRAMO
VPAGS
VSG IS VSER=0,7 V
Imi
– –
S mi
(a) (B)
HIGO. 6.23
(a) JFET versus (b) BJT.
Una comprensión clara del efecto de cada una de las ecuaciones anteriores es una base
suficiente para abordar las configuraciones de CC más complejas. Recordar queVSER=0,7 V era a
menudo la clave para iniciar un análisis de una configuración BJT. Del mismo modo, la condición
IGRAMO=0 A suele ser el punto de partida para el análisis de una configuración JFET. Para la
configuración BJT,IBes normalmente el primer parámetro a determinar. Para el JFET,
normalmente esVSG. La cantidad de similitudes entre el análisis de las configuraciones de cd BJT
y JFET se volverá bastante evidente en el Capítulo 7.
396 6.7 MOSFET TIPO AGOTAMIENTO
-
EFECTO DE CAMPO
TRANSISTORES
Como se señaló en la introducción, existen tres tipos de FET: JFET, MOSFET y MESFET. Los
MOSFET se dividen aún más entipo de agotamientoytipo de mejora.Los términos agotamientoy
mejoradefinir su modo básico de operación; el nombre MOSFET significametroetal–oxido–s
semiconductorFcampo-miefectottransistor Dado que existen diferencias en las características y
el funcionamiento de los diferentes tipos de MOSFET, se tratan en secciones separadas. En esta
sección examinamos el MOSFET de tipo empobrecimiento, que tiene características similares a
las de un JFET entre corte y saturación enIDSS, y también tiene la característica añadida de
características que se extienden en la región de polaridad opuesta paraVSG.
Construcción básica
La construcción básica de lanorteEl MOSFET de tipo empobrecimiento de canal se proporciona en la figura

6.24. una losa depagsEl material de tipo está formado a partir de una base de silicio y se conoce como el
sustrato Es la base sobre la que se construye el dispositivo. En algunos casos, el sustrato está conectado
internamente al terminal fuente. Sin embargo, muchos dispositivos discretos proporcionan una terminal
adicional etiquetadaSS, lo que da como resultado un dispositivo de cuatro terminales, como el de la figura
6.24. Los terminales de fuente y drenaje están conectados a través de contactos metálicos anorteregiones
dopadas unidas por unnorte-canal como se muestra en la figura. La puerta también está conectada a una
superficie de contacto de metal, pero permanece aislada delnorte-canal por un dióxido de silicio muy delgado
(SiO2) capa. SiO2es un tipo de aislante conocido comodieléctrico, que establece opuestos (como lo indica el
prefijodi-) campos eléctricos dentro del dieléctrico cuando se expone a un campo aplicado externamente. El
hecho de que el SiO2capa es una capa aislante significa que:
No existe una conexión eléctrica directa entre el terminal de puerta y el canal de

un MOSFET.
HIGO. 6.24
MOSFET de tipo empobrecimiento de canal n.
Además:
Es la capa aislante de SiO.2en la construcción MOSFET que explica la muy
deseable alta impedancia de entrada del dispositivo.
De hecho, la resistencia de entrada de un MOSFET suele ser mayor que la de un JFET típico, aunque la
impedancia de entrada de la mayoría de los JFET es suficientemente alta para la mayoría de las aplicaciones.
Debido a la impedancia de entrada muy alta, la corriente de puertaIGRAMOes esencialmente 0 A para
configuraciones dcsesgadas.
El motivo de la etiqueta metal-óxido-semiconductor FET ahora es bastante obvio:metal para las
conexiones de drenaje, fuente y compuerta;óxidopara la capa aislante de dióxido de silicio; y
semiconductorpara la estructura básica sobre la que senorte- ypagsLas regiones de tipo son difusas. TIPO DE AGOTAMIENTO 397
La capa aislante entre la puerta y el canal ha dado lugar a otro nombre para el dispositivo: FET de MOSFET
puerta aislada, oIGFET, aunque esta etiqueta se utiliza cada vez menos en la literatura.
Funcionamiento básico y características
En la figura 6.25, el voltaje de puerta a fuente se establece en 0 V mediante la conexión directa de un

terminal al otro, y un voltajeVDDse aplica a través de los terminales de drenaje a fuente. El resultado es
una atracción de los electrones libres delnorte-canal para el voltaje positivo en el drenaje. El resultado
es una corriente similar a la que circula por el canal del JFET. De hecho, la corriente resultante conVSG-0
V continúa siendo etiquetadoIDSS, como se muestra en la figura 6.26.
+
VDD
–
HIGO. 6.25
MOSFET de tipo empobrecimiento de canal n con VSG=0 V y tensión aplicada VDD.
ID(mamá) ID
10.9 VSG= +1 V
Agotamiento
modo Mejora
modo
8 IDSS VSG=0 V
VSG= –1 V
I DSS
4 VSG= –2 voltios
2
2 IDSS VSG= VPAGS= –3 voltios
4 2
– 4 voltios
– 5 voltios
– 6 –5 –4 –3 –2 –1 0 1 VSG 0 VSD
VPAGS VPAGS 0.3VPAGS
VSG=V= –6 voltios
PAGS
2
HIGO. 6.26
Características de drenaje y transferencia para un MOSFET de tipo empobrecimiento de canal n.
En la figura 6.27,VSGse establece en un voltaje negativo como -1 V. El potencial negativo en la puerta

tenderá a presionar a los electrones hacia elpags-tipo sustrato (cargas similares se repelen) y atraen agujeros
de lapagstipo sustrato (las cargas opuestas se atraen) como se muestra en la figura 6.27. Dependiendo de
398 EFECTO DE CAMPO
TRANSISTORES
HIGO. 6.27
Reducción de los transportistas libres en un canal debido a una
potencial negativo en la terminal de puerta.
magnitud del sesgo negativo establecido porVSG, se producirá un nivel de recombinación entre electrones y
huecos que reducirá el número de electrones libres en elnorte-canal disponible para conducción. Cuanto más
negativo es el sesgo, mayor es la tasa de recombinación. Por lo tanto, el nivel resultante de corriente de
drenaje se reduce al aumentar la polarización negativa paraVSG, como se muestra en la figura 6.26 paraVSG= -
1 V, -2 V, y así sucesivamente, hasta el nivel de pinch-off de -6 V. Los niveles resultantes de corriente de
drenaje y el trazado de la curva de transferencia proceden exactamente como se describe para el JFET.
Para valores positivos deVSG, la puerta positiva extraerá electrones adicionales (portadores libres)
de lapags-tipo sustrato debido a la corriente de fuga inversa y establecer nuevos portadores a través
de las colisiones resultantes entre las partículas que se aceleran. A medida que el voltaje de puerta a
fuente continúa aumentando en la dirección positiva, la figura 6.26 revela que la corriente de drenaje
aumentará rápidamente por las razones enumeradas anteriormente. El espacio vertical entre los VSG-0
V yVSG= +Las curvas de 1 V de la figura 6.26 son una indicación clara de cuánto ha aumentado la
corriente para el cambio de 1 V enVSG. Debido al rápido aumento, el usuario debe conocer la
clasificación máxima de corriente de drenaje, ya que podría superarse con un voltaje de compuerta
positivo. Es decir, para el dispositivo de la figura 6.26, la aplicación de un voltajeVSG= +4 V daría como
resultado una corriente de drenaje de 22,2 mA, que posiblemente podría exceder la clasificación
máxima (corriente o potencia) para el dispositivo. Como se reveló anteriormente, la aplicación de un
voltaje positivo de puerta a fuente ha "mejorado" el nivel de portadores libres en el canal en
comparación con el que se encuentra conVSG-0 V. Por esta razón, la región de voltajes de compuerta
positivos en las características de drenaje o transferencia a menudo se denominaregión de mejora,
con la región entre el corte y el nivel de saturación deIDSSreferido como elregion de agotamiento.
Es particularmente interesante y útil que la ecuación de Shockley continúe siendo aplicable para las
características del MOSFET de tipo empobrecido tanto en las regiones de agotamiento como de
mejora. Para ambas regiones, es simplemente necesario que se incluya el signo adecuado con VSGen
la ecuación y el signo ser cuidadosamente monitoreado en las operaciones matemáticas.
EJEMPLO 6.3Dibuje las características de transferencia para unnorteMOSFET de tipo empobrecimiento de

canal conIDSS=10mA yVPAGS= -4 voltios
Solución:
EnVSG=0 voltios, ID=IDSS=10mA
VSG=VPAGS= -4 voltios, ID=0mA
VPAGS - 4V I 10mA
VSG= = = -2 voltios, I=
DDSS = =2,5 mA
2 2 4 4
ISDS, TIPO DE AGOTAMIENTO399
y enID= MOSFET
2
VSG=0.3VPAGS=0,3(-4 V) = -1,2 V
todos los cuales aparecen en la figura 6.28.
HIGO. 6.28
Características de transferencia para un tipo de empobrecimiento de canal n
MOSFET con yoDSS-10 mA y VPAGS- -4 voltios
Antes de trazar la región positiva deVSG, Manten eso en menteIDaumenta muy rápidamente con el
aumento de los valores positivos deVSG. En otras palabras, sea conservador con la elección de los valores que
se sustituirán en la ecuación de Shockley. En este caso, probamos 1 V de la siguiente manera:
V 2
ID=IDSSa1 -SGB
VPAGS
+ 1 V2
= (10mA)a1 - segundo = (10 mA) (1 + 0,25)2= (10 mA) (1,5625)
- 4V
15,63mA
que es lo suficientemente alto para terminar la parcela.
pags-MOSFET tipo agotamiento de canal
La construcción de unpagsEl MOSFET de tipo empobrecimiento de canal es exactamente el inverso del que
aparece en la figura 6.24. Es decir, ahora hay unnorte-tipo sustrato y unpags-tipo de canal, como se muestra
en la Fig. 6.29a. Los terminales permanecen como se identifican, pero todas las polaridades de voltaje y las
direcciones de corriente están invertidas, como se muestra en la misma figura. Las características del drenaje
aparecerían exactamente como en la Fig. 6.26, pero conVSDteniendo valores negativos,IDtener valores
positivos como se indica (ya que la dirección definida ahora se invierte), yVSGque tienen polaridades opuestas,
como se muestra en la figura 6.29c. La inversión enVSGdará como resultado una imagen especular (sobre elID
eje) para las características de transferencia como se muestra en la figura 6.29b. En otras palabras,
ID(mamá) ID(mamá)
9 9
8 8 VSG = –1 V
D
7 7
ID 6 6 VSG=0 V
IDSS
pags 5 5
VSG
= +1 V
4 4
pagsnorte SS 3 3
+
GRAMO VSG= +2 voltios
2 2 VSG= +3 voltios
pags 1 1 VSG= +4 voltios

VSG VSG= +5 voltios
–10 123456 VSG 0 VSD

VSG=VPAGS= +6 V
– VPAGS
S
(a) (B) (C)
HIGO. 6.29
MOSFET tipo empobrecimiento de canal p con IDSS-6 mA y VPAGS-6 voltios
la corriente de drenaje aumentará desde el corte enVSG=VPAGSen positivoVSGregión aIDSS

y luego continuar aumentando para valores cada vez más negativos deVSG. La ecuación de Shockley
sigue siendo aplicable y requiere simplemente colocar el signo correcto para ambosVSGyVPAGSen la
ecuación.
Símbolos, hojas de especificaciones y construcción de cajas
Los símbolos gráficos de unnorte- ypagsLos MOSFET de tipo empobrecimiento de canal se

proporcionan en la figura 6.30. Observe cómo los símbolos elegidos intentan reflejar la construcción
real del dispositivo. La falta de conexión directa (debido al aislamiento de la puerta) entre la puerta y el
canal está representada por un espacio entre la puerta y los otros terminales del símbolo. La línea
vertical que representa el canal está conectada entre el drenaje y la fuente y está "soportada" por el
sustrato. Se proporcionan dos símbolos para cada tipo de canal para reflejar el hecho de que en
algunos casos el sustrato está disponible externamente, mientras que en otros no. Para la mayor
parte del análisis que sigue en el Capítulo 7, el sustrato y la fuente estarán conectados y se emplearán
los símbolos inferiores.
HIGO. 6.30
Símbolos gráficos para: (a) tipo de empobrecimiento de canal n
MOSFET y (b) tipo de empobrecimiento de canal p
MOSFET.
400
El dispositivo que aparece en la figura 6.31 tiene tres terminales, y la identificación del terminal TIPO DE AGOTAMIENTO 401
aparece en la misma figura. La hoja de especificaciones para un MOSFET de tipo empobrecido es MOSFET
similar a la de un JFET. los niveles deVPAGSyIDSSse proporcionan junto con una lista de valores máximos
y características típicas de "encendido" y "apagado". Además, sin embargo, desdeIDpuede extenderse
más allá de laIDSSnivel, normalmente se proporciona otro punto que refleja un valor típico deID
para algún voltaje positivo (para unnorte-dispositivo de canal). Para la unidad de la figura 6.31,IDse
especifica comoID(en)= 9 mA CC, conVSD=10 V yVSG=3,5 voltios
AUDIO DE BAJA POTENCIA
HIGO. 6.31
2N3797 MOSFET tipo empobrecimiento de canal n de Motorola.
402 6.8 MOSFET DE TIPO MEJORADO
-
EFECTO DE CAMPO
TRANSISTORES
Aunque existen algunas similitudes en la construcción y el modo de operación entre los MOSFET de
tipo empobrecido y de tipo mejorado, las características del MOSFET de tipo mejorado son bastante
diferentes de todo lo obtenido hasta ahora. La curva de transferencia no está definida por la ecuación
de Shockley, y la corriente de drenaje ahora se corta hasta que el voltaje de puerta a fuente alcanza
una magnitud específica. En particular, el control de corriente en unnorteEl dispositivo de canal ahora
se ve afectado por un voltaje positivo de puerta a fuente en lugar del rango de voltajes negativos
encontrados paranorteJFET de canal ynorteMOSFET de tipo empobrecimiento de canal.
Construcción básica
La construcción básica de lanorteEl MOSFET tipo mejora de canal se proporciona en la figura 6.32. una
losa depagsEl material de tipo se forma a partir de una base de silicio y nuevamente se lo denomina
sustrato. Al igual que con el MOSFET de tipo empobrecido, el sustrato a veces se conecta internamente
a la terminal fuente, mientras que en otros casos se pone a disposición un cuarto conductor
(etiquetado como SS) para el control externo de su nivel potencial. Los terminales de fuente y drenaje
se conectan nuevamente a través de contactos metálicos paranorte-regiones dopadas, pero observe
en la Fig. 6.32 la ausencia de un canal entre los dosnorte-Regiones dopadas. Esta es la principal
diferencia entre la construcción de MOSFET de tipo empobrecimiento y de tipo mejora: la ausencia de
un canal como componente construido del dispositivo. El SiO2todavía está presente para aislar la
plataforma metálica de la compuerta de la región entre el drenaje y la fuente, pero ahora
simplemente está separada de una sección de lapags-tipo material. En resumen, por lo tanto, la
construcción de un MOSFET de tipo mejorado es bastante similar a la de un MOSFET de tipo
empobrecido, excepto por la ausencia de un canal entre los terminales de drenaje y fuente.
HIGO. 6.32
MOSFET tipo mejora de canal n.
Funcionamiento básico y características
SiVSGse establece en 0 V y se aplica un voltaje entre el drenaje y la fuente del dispositivo de la figura
6.32, la ausencia de unnorte-channel (con su generoso número de portadores libres) dará como
resultado una corriente de 0 A, bastante diferente del MOSFET y JFET de tipo empobrecimiento, donde
ID=IDSS. No es suficiente tener una gran acumulación de portadores (electrones) en el drenaje y la
fuente (debido a lanorte-regiones dopadas) si no existe un camino entre los dos. ConVSDalgún voltaje
positivo,VSGa 0 V, y terminalSSconectado directamente a la fuente, hay de hecho dos polarizados
inversamentepags–norteuniones entre losnorte-regiones dopadas y elpags-sustrato para oponerse a
cualquier flujo significativo entre el drenaje y la fuente.
En la figura 6.33, ambosVSDyVSGhan sido fijados en algún voltaje positivo mayor a 0 V,
estableciendo el drenaje y la puerta en un potencial positivo con respecto a la fuente.
Electrones atraídos por la puerta positiva TIPO DE MEJORA 403
(inducidanorte-canal) MOSFET
Región agotada depags-tipo
portadores (agujeros)
ID
D norte
mi
+ mi +
mi +
IGRAMO=0 un+
+ +
+
mi SS
mi + pags VSD
+
GRAMO
+ + –
+ mi
+
VSG + mi
+
– mi
S norte
IS=ID
Capa aislante Agujeros repelidos

por puerta positiva
HIGO. 6.33
Formación de canales en el tipo de mejora de canal n
MOSFET.
El potencial positivo en la puerta presionará los agujeros (ya que las cargas iguales se repelen) en la
pags-sustrato a lo largo del borde del SiO2capa para salir del área y entrar en regiones más profundas
de lapags-sustrato, como se muestra en la figura. El resultado es una región de agotamiento cerca del
SiO2capa aislante sin agujeros. Sin embargo, los electrones en elpags-el sustrato (los portadores
minoritarios del material) será atraído a la puerta positiva y se acumulará en la región cercana a la
superficie del SiO2capa. El SiO2La capa y sus cualidades aislantes evitarán que los portadores
negativos sean absorbidos en la terminal de la puerta. ComoVSGaumenta en magnitud, la
concentración de electrones cerca del SiO2aumenta la superficie hasta que finalmente la inducida
norteLa región de tipo puede soportar un flujo medible entre el drenaje y la fuente. El nivel deVSG
que da como resultado un aumento significativo en la corriente de drenaje se llamavoltaje de umbraly
se le da el símboloVT. En las hojas de especificaciones se le conoce comoVSG(J), aunqueVTes menos
difícil de manejar y se utilizará en el análisis que sigue. Dado que el canal es inexistente con VSG-0 V y
"mejorado" por la aplicación de un voltaje positivo de puerta a fuente, este tipo de MOSFET se
denominaMOSFET de tipo mejorado.Tanto los MOSFET de empobrecimiento como los de tipo
mejorado tienen regiones de tipo mejorado, pero la etiqueta se aplicó a este último ya que es su único
modo de operación.
ComoVSGse aumenta más allá del nivel de umbral, la densidad de portadores libres en el canal inducido
aumentará, dando como resultado un mayor nivel de corriente de drenaje. Sin embargo, si mantenemos VSG
constante y aumentar el nivel deVSD, la corriente de drenaje eventualmente alcanzará un nivel de saturación
como ocurrió con el JFET y el MOSFET de tipo empobrecido. La nivelación deID
se debe a un proceso de pellizco representado por el canal más estrecho en el extremo de drenaje del canal
inducido, como se muestra en la figura 6.34. Aplicando la ley de voltaje de Kirchhoff a los voltajes terminales
del MOSFET de la figura 6.34, encontramos que
Vdirector general=VSD-VSG (6.13)
SiVSGse mantiene fijo en algún valor como 8 V yVSDaumenta de 2 V a 5 V, el voltajeVdirector

general[porla ecuación (6.13)] aumentará de -6 V a -3 V y la compuerta se volverá cada vez menos
positiva con respecto al drenaje. Esta reducción en el voltaje de puerta a drenaje reducirá a su
vez las fuerzas atractivas para los portadores libres (electrones) en esta región del canal
inducido, lo que provocará una reducción en el ancho efectivo del canal. Eventualmente, el canal
se reducirá al punto de pellizco y se establecerá una condición de saturación como se describe
404 EFECTO DE CAMPO
TRANSISTORES
HIGO. 6.34
Cambio en el canal y la región de agotamiento con el aumento
nivel de VSDpara un valor fijo de VSG.
antes para el JFET y el MOSFET de tipo empobrecido. En otras palabras, cualquier aumento
adicional enVSDal valor fijo deVSGno afectará el nivel de saturación deIDhasta que se encuentren
las condiciones de ruptura.
Las características de drenaje de la figura 6.35 revelan que para el dispositivo de la figura 6.34 con
VSG=8 V, la saturación se produce a un nivel deVSD=6 V. De hecho, el nivel de saturación paraVSD
está relacionado con el nivel de aplicaciónVSGpor
VSDse sentó =VSG-VT (6.14)
Obviamente, por lo tanto, para un valor fijo deVT, cuanto mayor sea el nivel deVSG, mayor es el nivel de saturación
paraVSD, como se muestra en la Fig. 6.34 por el lugar geométrico de los niveles de saturación.
ID(mamá)
lugar deVSDse sentó
11
10 VSG= +8 voltios
9
8
7 VSG= +7 voltios
6
5
VSG= +6 voltios
4
3
VSG= +5 voltios
2
1 VSG= +4 voltios
VSG= +3 voltios
0 5 voltios 10 voltios 15 voltios 20 voltios 25V VSD

6 voltios
VSG =V T= 2 voltios
HIGO. 6.35
Características de drenaje de un MOSFET tipo mejora de canal n con
VT-2 V y k-0.278 10-3A>V2.
Para las características de la figura 6.34, el nivel deVTes de 2 V, como lo revela el hecho de que la TIPO DE MEJORA 405
corriente de drenaje ha caído a 0 mA. En general, por lo tanto: MOSFET
Para valores de VSGmenos que el nivel de umbral, la corriente de drenaje de un MOSFET de

tipo mejorado es 0 mA.
La figura 6.35 revela claramente que a medida que el nivel deVSGaumenta deVTa 8 V, el nivel de
saturación resultante paraIDtambién aumenta de un nivel de 0 mA a 10 mA. Además, es bastante
notable que el espaciamiento entre los niveles deVSGaumenta a medida que la magnitud deVSG
aumenta, lo que resulta en incrementos cada vez mayores en la corriente de drenaje.
Para niveles deVSG7VT, la corriente de drenaje está relacionada con el voltaje de puerta a fuente aplicado
mediante la siguiente relación no lineal:
ID=k(VSG-VT)2 (6.15)
De nuevo, es el término al cuadrado el que da como resultado la relación no lineal (curva) entreIDy VSG.
losktérmino es una constante que es una función de la construcción del dispositivo. El valor dekse
puede determinar a partir de la siguiente ecuación [derivada de la ecuación. (6.15)], dondeID(en)
yVSG(en)son los valores para cada uno en un punto determinado de las características del dispositivo.
ID(en)
k= (6.16)
(VSG(en)-VT)2
SustituyendoID(en)= 10 mA cuandoVSG(en)= 8 V de las características de la figura 6.35 produce
10mA 10mA 10mA

k= = =
(8 V - 2 V)2 (6 voltios)2 36 V2
=0.278:10-3A>V2
y una ecuación general paraIDpara las características de la figura 6.35 resulta en
ID=0.278 * 10-3(VSG-2 voltios)2

SustituyendoVSG=4 V, encontramos que
ID=0.278 * 10-3(4 V - 2 V)2= 0,278 * 10-3(2)2

=0.278 * 10-3(4) =1,11 mA
como se verifica en la figura 6.35. EnVSG=VT, el término al cuadrado es 0, yID=0 mA.
Para que el análisis de cd de los MOSFET de tipo mejorado aparezca en el Capítulo 7, las características de
transferencia serán nuevamente las características que se emplearán en la solución gráfica. En la figura 6.36,
las características de drenaje y transferencia se han colocado una al lado de la otra para describir el
ID(mamá) ID(mamá)
10 10 VSG= +8 voltios
9 9
8 8
7 7 VSG= +7 voltios
6 6
5 5
VSG= +6 voltios
4 4
3 3
VSG= +5 voltios
2 2
1 1 VSG= +4 voltios
VSG= +3 voltios
0 1 2 3 4 5 6 7 8 VSG 0 5 10 15 20 25 VSD
VT
VSG=VT=2 voltios
HIGO. 6.36
Esbozar las características de transferencia para un MOSFET tipo mejora de canal n a partir de las características de drenaje.
406 EFECTO DE CAMPO proceso de transferencia de uno a otro. Esencialmente, procede como se introdujo anteriormente para el JFET
TRANSISTORES y los MOSFET de tipo empobrecido. En este caso, sin embargo, debe recordarse que la corriente de drenaje es
de 0 mA paraVSG…VT. ComoVSGse incrementa más alláVT, la corriente de drenajeID
comenzará a fluir a un ritmo creciente de acuerdo con la ecuación. (6.15). Tenga en cuenta que al definir los
puntos en las características de transferencia a partir de las características de drenaje, solo se emplean los
niveles de saturación, lo que limita la región de operación a niveles deVSDmayor que los niveles de saturación
definidos por la ecuación. (6.14).
La curva de transferencia de la figura 6.36 ciertamente es bastante diferente de las obtenidas
anteriormente. Por unnorte-dispositivo de canal (inducido), ahora está totalmente en positivoVSGregión y no
sube hastaVSG=VT. Ahora surge la pregunta de cómo trazar las características de transferencia dados los
niveles dekyVTcomo se incluye a continuación para un MOSFET en particular:
ID=0.5 * 10-3(VSG-4 voltios)2

Primero, se traza una línea horizontal enID=0mA desdeVSG-0 V aVSG=4 V como se muestra en la
figura 6.37a. A continuación, un nivel deVSGmas grande queVTcomo 5 V se elige y se sustituye en la
ecuación. (6.15) para determinar el nivel resultante deIDcomo sigue:
ID=0.5 * 10-3(VSG-4 voltios)2

=0.5 * 10-3(5 V - 4 V)2= 0,5 * 10-3(1)2
=0,5 mA
y se obtiene un punto en la gráfica como se muestra en la figura 6.37b. Finalmente, niveles adicionales deVSG
se eligen y los niveles resultantes deIDadquirido. En particular, enVSG=6, 7 y 8 V, el nivel deIDes 2,
4.5 y 8 mA, respectivamente, como se muestra en la gráfica resultante de la figura 6.37c.
HIGO. 6.37
Trazado de las características de transferencia de un MOSFET tipo mejora de canal n con k-0.5 10−3A>V2y VT-4 voltios
pags-MOSFET de tipo de mejora de canal

La construcción de unpagsEl MOSFET tipo mejora de canal es exactamente el inverso del que aparece en la
figura 6.32, como se muestra en la figura 6.38a. Es decir, ahora hay unnorte-tipo de sustrato y pags-regiones
dopadas debajo de las conexiones de drenaje y fuente. Los terminales permanecen como están identificados,
pero todas las polaridades de voltaje y las direcciones de corriente están invertidas. Las características de
drenaje aparecerán como se muestra en la figura 6.38c, con niveles crecientes de corriente resultantes de
valores cada vez más negativos deVSG. Las características de transferencia de la figura 6.38b serán la imagen
especular (sobre elIDeje) de la curva de transferencia de la figura 6.36, conIDaumentando con valores cada vez
más negativos deVSGmás allá deVT, como se muestra en la figura 6.38c. Las ecuaciones (6.13) a (6.16) son
igualmente aplicables apags-Dispositivos de canal.
Símbolos, hojas de especificaciones y construcción de cajas
Los símbolos gráficos de lanorte- ypagsLos MOSFET de tipo mejora de canal se muestran en la
figura 6.39. Observe de nuevo cómo los símbolos tratan de reflejar la construcción real de
ID(mamá) ID(mamá)
D 7 7
ID 6 6
pags 5 5
VSG= –5 voltios
4 4
SS 3 3
–
GRAMO norte
pags 1 1 VSG= –3 voltios
+ – 6 –5 –4 –3 –2 –1 0 0
S VSG VSG=VT= –2 voltios VSD
VT
(a) (B) (C)
HIGO. 6.38
MOSFET tipo mejora de canal p con VT-2 V y k-0.5 10-3A>V2.
pags
(B)
HIGO. 6.39
Símbolos para: (a) MOSFET de tipo de
mejora de canal n y (b) mejora de canal p-
tipo MOSFET.
el dispositivo. La línea discontinua entre el drenaje y la fuente se elige para reflejar el

hecho de que no existe un canal entre los dos en condiciones sin sesgo. De hecho, es la
única diferencia entre los símbolos de los MOSFET de tipo empobrecimiento y tipo mejora.
La hoja de especificaciones de un MotorolanorteEl MOSFET tipo mejora de canal se muestra en la

figura 6.40. La construcción de la carcasa y la identificación de los terminales se proporcionan junto a
los valores nominales máximos, que ahora incluyen una corriente de drenaje máxima de 30 mA CC. La
hoja de especificaciones proporciona el nivel deIDSSbajo condiciones de "apagado", que ahora es
simplemente 10 nA dc (enVSD=10 V yVSG-0 V), en comparación con el rango de miliamperios para el
JFET y el MOSFET de tipo empobrecido. El voltaje de umbral se especifica comoVSG(J)y tiene un rango de
1 a 5 V dc, dependiendo del dispositivo empleado. En lugar de proporcionar una gama dek en la
ecuación (6.15), un nivel típico deID(en)(3 mA en este caso) se especifica en un nivel particular de VSG(en)
(10 V para el especificadoIDnivel). En otras palabras, cuandoVSG=10 voltios,ID=3mA Los niveles dados
deVSG(J),ID(en), yVSG(en)permitir una determinación dekde la ecuación (6.16) y una escritura de la
ecuación general para las características de transferencia. Los requisitos de manejo de los MOSFET se
revisan en la Sección 6.9.
407
HIGO. 6.40
2N4351 MOSFET tipo mejora de canal n de Motorola.
EJEMPLO 6.4Usando los datos provistos en la hoja de especificaciones de la Fig. 6.40 y un

voltaje de umbral promedio deVSG(el)= 3 V, determine:
un. El valor resultante dekpara el MOSFET.
B. Las características de transferencia.
Solución:
ID(en)
un. ecuación (6.16):k=
(VSG(en)-VSG(el))2
3mA 3mA 3 * 10-3
= = = A>V2
(10 V - 3 V)2 (7 voltios)2 49
=0.061:10-3A,V2
408
B. ecuación (6.15): ID=k(VSG-VT)2 MANEJO DE MOSFET409
=0.061 * 10-3(VSG-3 voltios)2

ParaVSG=5 voltios,
ID=0.061 * 10-3(5 V - 3 V)2= 0,061 * 10-3(2)2

=0.061 * 10-3(4) = 0,244mA
ParaVSG=8, 10, 12 y 14 V,IDserán 1,525, 3 (como se define), 4,94 y 7,38 mA, respectivamente. Las
características de transferencia se esquematizan en la figura 6.41.
HIGO. 6.41
Solución al Ejemplo 6.4.
6.9 MANEJO DE MOSFET

-
El SiO delgado2La capa entre la puerta y el canal de los MOSFET tiene el efecto
positivo de proporcionar una característica de alta impedancia de entrada para
el dispositivo, pero debido a su capa extremadamente delgada, presenta una
preocupación por su manejo que no estaba presente para el BJT o el JFET.
transistores A menudo hay suficiente acumulación de carga estática (tomada del
entorno) para establecer una diferencia de potencial a través de la capa delgada
que puede romper la capa y establecer la conducción a través de ella. Por lo
tanto, es imperativo dejar la lámina de envío (o anillo) de cortocircuito (o
conducción) que conecta los cables del dispositivo hasta que el dispositivo se
inserte en el sistema. El anillo de cortocircuito evita la posibilidad de aplicar un
potencial a través de dos terminales cualquiera del dispositivo. con el anillo,
A menudo hay transitorios (cambios bruscos en el voltaje o la corriente) en una red cuando se quitan o
insertan elementos si la energía está encendida. Los niveles transitorios a menudo pueden ser más de lo que
el dispositivo puede manejar y, por lo tanto, la alimentación siempre debe estar apagada cuando se realizan
cambios en la red.
El voltaje máximo de puerta a fuente normalmente se proporciona en la lista de clasificaciones máximas
del dispositivo. Un método para asegurar que no se exceda este voltaje (quizás por efectos transitorios) para
cualquiera de las polaridades es introducir dos diodos Zener, como se muestra en la figura 6.42. Los Zeners
están espalda con espalda para garantizar la protección de cualquier polaridad. Si ambos son Zener de 30 V y
aparece un transitorio positivo de 40 V, el Zener inferior se "disparará" a 30 V y el superior se encenderá con
una caída de 0 V (idealmente, para la región positiva "activada" de un diodo semiconductor) a través del otro
diodo. El resultado es un máximo de 30 V para el voltaje de puerta a fuente. Una desventaja que presenta la
protección Zener es que la resistencia de apagado de un diodo Zener es menor que la impedancia de entrada
establecida por el SiO.2capa. El resultado es una reducción en la resistencia de entrada, pero aun así, sigue
siendo lo suficientemente alta para la mayoría de las aplicaciones. Muchos de los dispositivos discretos ahora
tienen la protección Zener que algunas de las preocupaciones enumeradas anteriormente no son tan
problemáticas. Sin embargo, aún es mejor ser un poco cauteloso al manipular dispositivos MOSFET discretos. HIGO. 6.42
MOSFET con protección Zener.
410 6.10 MOSFET DE POTENCIA VMOS Y UMOS
-
EFECTO DE CAMPO
TRANSISTORES
Una de las desventajas del MOSFET plano típico es el manejo de potencia reducido (normalmente
menos de 1 W) y los niveles de corriente en comparación con la amplia gama de transistores bipolares.
Sin embargo, a través de un diseño vertical como el que se muestra para el MOSFET VMOS en la figura
6.43a y el MOSFET UMOS en la figura 6.43b, los niveles de potencia y corriente se incrementaron junto
con velocidades de conmutación más altas y una disipación operativa reducida. Todos los elementos
del MOSFET plano están presentes en los MOSFET VMOS o UMOS: la conexión de superficie metálica a
los terminales del dispositivo, el SiO2capa entre la puerta y elpags-región tipo entre el drenaje y la
fuente para el crecimiento de la inducidanorte-canal (funcionamiento en modo de mejora). El termino
verticalse debe principalmente al hecho de que el canal ahora se forma en elverticaldirección que
resulta en una dirección de corriente vertical en lugar de la dirección horizontal para el dispositivo
plano. Sin embargo, el canal de la figura 6.43a también tiene la apariencia de un corte en “V” en la
base del semiconductor, que a menudo se destaca como la razón del nombre del dispositivo. La
construcción de la figura 6.43a es de naturaleza un tanto simplista y omite algunos de los niveles de
transición del dopaje, pero permite una descripción de las facetas más importantes de su
funcionamiento.
GRAMO GRAMO
– S – S
pags
norte+ norte+
pags mi
pags mi mi pags Longitud del canal
mi
Longitud del canal
norte–
6 micras 2 micras
norte–
mi mi mi mi
Canal
norte+ sustrato norte+ sustrato Ancho de banda
ancho
+ +
D D
20 micras 4 micras
(a) (B)
HIGO. 6.43
(a) MOSFET VMOS; (b) MOSFET UMOS.
La aplicación de un voltaje positivo al drenaje y un voltaje negativo a la fuente con la compuerta a 0 V o

algún nivel de "encendido" positivo típico, como se muestra en la figura 6.43a, da como resultado el voltaje
inducido.norte-canal en el estrechopags-región de tipo del dispositivo. La longitud del canal está ahora
definida por la altura vertical delpags-región, que se puede hacer significativamente menor que la de un canal
utilizando una construcción plana. En un plano horizontal, la longitud del canal está limitada a 1metrom a 2
metrometro (1metrom - 10-6metro). Capas de difusión (como lapags- región de la Fig. 6.43) se puede controlar
a pequeñas fracciones de un micrómetro. Dado que las longitudes de canal decrecientes dan como resultado
niveles de resistencia reducidos, se reducirá el nivel de disipación de potencia del dispositivo (potencia
perdida en forma de calor) en los niveles de corriente de funcionamiento. Además, el área de contacto entre
el canal y elnortela región se incrementa en gran medida por la construcción del modo vertical, lo que
contribuye a una mayor disminución en el nivel de resistencia y un área aumentada para la corriente entre las
capas de dopaje. También existe la existencia de dos rutas de conducción entre el drenaje y la fuente, como
se muestra en la Fig. 6.43, para contribuir aún más a una clasificación de corriente más alta. El resultado neto
es un dispositivo con corrientes de drenaje que pueden alcanzar los niveles de amperios con niveles de
potencia superiores a 10 W.
El MOSFET VMOS fue el primero de una línea de MOSFET verticales diseñados principalmente para usarse como
interruptores de alimentación para controlar el funcionamiento de fuentes de alimentación, controladores de motores
de bajo voltaje, convertidores de CC a CC, pantallas planas y una gran cantidad de aplicaciones. en los automóviles de
hoy. Fundamentalmente, un buen interruptor de alimentación debe funcionar con voltajes relativamente bajos
(menos de 200 V), tener excelentes características de alta velocidad y bajos niveles de resistencia de "encendido" para
garantizar pérdidas mínimas de energía durante la operación. Con el tiempo, comenzó a surgir una variedad de otros
diseños verticales para mejorar la construcción en “V” de la figura 6.43a. el delicado
el grabado requerido para establecer la ranura en V resultó en dificultades para establecer un voltaje CMOS411
de umbral consistente, y la punta afilada al final del canal creó campos eléctricos altos, lo que afectó el
voltaje de ruptura del MOSFET. El voltaje de ruptura es importante porque está directamente
relacionado con la resistencia de "encendido". Aumente el voltaje de ruptura y la resistencia de
"encendido" comenzará a aumentar.
Una mejora sobre el diseño en "V" es la ranura o canal en "U" que aparece en la figura 6.43b. El
funcionamiento de este MOSFET UMOS (también llamado MOSFET Trench) es muy similar al MOSFET VMOS
pero con características mejoradas. En primer lugar, se prefiere el proceso de fabricación porque se puede
utilizar el proceso de grabado de zanjas desarrollado para celdas de memoria en DRAM. El resultado es
anchos reducidos en el vecindario de 2 a 10metrom en comparación con la construcción VMOS con anchos en
el 20-30metrorango de metros El ancho del canal en sí puede ser solo 1metrom con una altura de 2metro
metro. La resistencia de "encendido" es menor cuando se utiliza el enfoque de zanja porque la longitud del
canal disminuye y el ancho de la trayectoria de la corriente aumenta cerca del fondo de la zanja. Sin embargo,
debido a la gran área de superficie requerida para el flujo de corriente intensa, existen efectos capacitivos
que deben considerarse en frecuencias superiores a 100 kHz. Los tres que hay que tener en cuenta sonCSG,C
GD, yCSD(respectivamente denominados comoCes,CRSS, yCossen las hojas de especificaciones). Para el MOSFET
UMOS, la capacitancia de la puerta a la fuente en la entrada es la más grande y, por lo general, es de miles de
pF.
La línea Toshiba de MOSFET UMOS-V tiene una corriente de drenaje que va de 11 A a 45 A con
resistencias de "encendido" tan bajas como 3,1–11,5 m a 10 V. El voltaje máximo de drenaje a fuente
para las unidades es de 30 V, y la capacitancia de puerta a fuente oscila entre 1400 pF y 4600 pF. Se
utilizan principalmente en pantallas planas, computadoras de escritorio y portátiles, y otros
dispositivos electrónicos portátiles.
En general, por lo tanto
Los MOSFET de potencia tienen niveles de resistencia de "encendido" reducidos y clasificaciones de corriente y
potencia más altas que los MOSFET planos.
Una característica adicional importante de la construcción vertical es:

Los MOSFET de potencia tienen un coeficiente de temperatura positivo, lo que combate la posibilidad
de fuga térmica.
Si la temperatura de un dispositivo aumenta debido al medio que lo rodea oa las corrientes del dispositivo, los
niveles de resistencia aumentarán, provocando una reducción en la corriente de drenaje en lugar de un aumento
como ocurre con un dispositivo convencional. Los coeficientes de temperatura negativos dan como resultado niveles
reducidos de resistencia con aumentos de temperatura, lo que alimenta los niveles de corriente crecientes y da como
resultado una mayor inestabilidad de temperatura y fuga térmica.
Otra característica positiva de la configuración vertical es:
Los niveles de almacenamiento de carga reducidos dan como resultado tiempos de conmutación más rápidos para la construcción
vertical en comparación con los de la construcción plana convencional.
De hecho, los dispositivos VMOS y UMOS suelen tener tiempos de conmutación inferiores a la mitad de los
que se encuentran para el transistor BJT típico.
6.11 CMOS
-
Se puede establecer un circuito lógico muy efectivo construyendo unpags-canal y unnorteMOSFET de canal en
el mismo sustrato como se muestra en la figura 6.44. Tenga en cuenta la inducidapags-canal a la izquierda y
el inducidonorte-canal a la derecha para elpags- ynorte-dispositivos de canal, respectivamente. La
configuración se conoce comoMOSFET complementariodisposición (CMOS); Tiene amplias aplicaciones en el
diseño lógico de computadoras. La impedancia de entrada relativamente alta, las velocidades de
conmutación rápidas y los niveles de potencia operativos más bajos de la configuración CMOS han dado
como resultado una disciplina completamente nueva denominadaDiseño lógico CMOS.
Un uso muy efectivo del arreglo complementario es como inversor, como se muestra en la figura 6.45. Tal
como se introdujo para los transistores de conmutación, un inversor es un elemento lógico que "invierte" la
señal aplicada. Es decir, si los niveles lógicos de operación son 0 V (estado 0) y 5 V (estado 1), un nivel de
entrada de 0 V dará como resultado un nivel de salida de 5 V y viceversa. Note en la Fig. 6.45 que ambas
puertas están conectadas a la señal aplicada y ambas drenan a la salidaVo. la fuente de lapagsMOSFET de
canal (q2) está conectado directamente al voltaje aplicadoVSS, mientras que la fuente de lanorteMOSFET de
canal (q1) está conectado a tierra. Para los niveles lógicos definidos anteriormente, la aplicación de 5 V en la
entrada debería dar como resultado aproximadamente 0 V
412 EFECTO DE CAMPO VI
TRANSISTORES
Vo
VSS GRAMO2 GRAMO1
S2 D2 D1 S1
SiO2
norte+ pags+
pags pags+ norte+
norte
norte+ pags+
Cuando en" Cuando en" pags

pagsMOSFET de canal norteMOSFET de canal
norte-tipo de sustrato
HIGO. 6.44
CMOS con las conexiones indicadas en la Fig. 6.45.
en la salida con 5 V enVI(con respecto al suelo),VSG1 =VI, yq1está "encendido", lo que resulta
en una resistencia relativamente baja entre el drenaje y la fuente, como se muestra en la figura 6.46.
Ya queVIy VSSestán a 52V,VSG=0 V, que es menor que el requeridoVTpara el dispositivo, lo que resulta en
un estado "apagado". El nivel de resistencia resultante entre el drenaje y la fuente es bastante alto
paraq2, como se muestra en la figura 6.46. Una simple aplicación de la regla del divisor de voltaje
revelará queVoestá muy cerca de 0 V, o el estado 0, estableciendo el proceso de inversión deseado.
Para un voltaje aplicadoVIde 0 V (estado
1
0),VSG=0 V, yq1estará "apagado" conVSS= -5
2
V, encendiendo el
pagsMOSFET de canal. el resultado es queq2presentará un pequeño nivel de resistencia,q1
una alta resistencia yVo=VSS=5 V (el estado 1). Dado que la corriente de drenaje que fluye para cualquier caso
está limitada por el transistor "apagado" al valor de fuga, la potencia disipada por el dispositivo en cualquier
estado es muy baja. En el Capítulo 13 se presentan comentarios adicionales sobre la aplicación de la lógica
CMOS.
VSS=5 voltios
–
VSG2
+
pags-canal
MOSFET
q2 VSS 5 voltios
Ifuga
VI Vo=~0 V
+ (estado 0) q2apagado R2(elevado)
R1VSS
Vo= ≅0 V (estado 0)
norte-canal R1+R2
MOSFET
5 voltios
(l-estado)
+ q1 q1en R1(bajo)
VSG1
–
–
HIGO. 6.45 HIGO. 6.46
Inversor CMOS. Niveles de resistencia relativa para VI-5 voltios
(1-estado).
6.12 MESFET
-
Como se señaló en discusiones anteriores, el uso de GaAs en la construcción de dispositivos semiconductores
existe desde hace varias décadas. Desafortunadamente, sin embargo, los costos de fabricación, la menor
densidad resultante en los circuitos integrados y los problemas de producción han impedido que tenga
prominencia en la industria hasta los últimos años. La necesidad de dispositivos de alta velocidad y mejores
métodos de producción en los últimos años ha establecido una fuerte demanda de circuitos integrados a
gran escala que utilizan GaAs.
Aunque los MOSFET de Si que acabamos de describir pueden fabricarse utilizando GaAs, es un proceso de MESFET413
fabricación más difícil debido a problemas de difusión. Sin embargo, la producción de FET utilizando una
barrera Schottky (discutida en detalle en el Capítulo 16) en la puerta se puede realizar de manera bastante
eficiente:
Las barreras de Schottky son barreras que se establecen al depositar un metal como el tungsteno en un canal
de tipo n.
El uso de una barrera de Schottky en la puerta es la principal diferencia con los MOSFET de
empobrecimiento y mejora, que emplean una barrera aislante entre el contacto metálico y elnorte
-tipo de canal. La ausencia de una capa aislante reduce la distancia entre la superficie de contacto de
metal de la puerta y la capa semiconductora, lo que resulta en un menor nivel de capacitancia parásita
entre las dos superficies (recuerde el efecto de la distancia entre las placas de un capacitor y su
capacitancia terminal ). El resultado del nivel de capacitancia más bajo es una sensibilidad reducida a
las altas frecuencias (formando un efecto de cortocircuito), lo que respalda aún más la alta movilidad
de los portadores en el material de GaAs.
La presencia de una unión metal-semiconductor es la razón por la que estos FET se
denominan metal–transistores de efecto de campo de semiconductores(MESFET). La
construcción básica de un MESFET se muestra en la figura 6.47. Observe en la figura 6.47 que la
terminal de puerta está conectada directamente a un conductor metálico que se encuentra
directamente contra elnorte-canal entre la fuente y los terminales de drenaje. La única
diferencia con la construcción MOSFET de tipo empobrecido es la ausencia del aislador en la
puerta. Cuando se aplica un voltaje negativo a la puerta, atraerá portadores negativos libres
(electrones) en el canal hacia la superficie metálica, reduciendo el número de portadores en el
canal. El resultado es una corriente de drenaje reducida, como se muestra en la figura 6.48,
para valores crecientes de voltaje negativo en la terminal de puerta. Para voltajes positivos en la
puerta, se atraerán electrones adicionales hacia el canal y la corriente aumentará, como lo
muestran las características de drenaje de la figura 6.48. El hecho de que las características de
drenaje y transferencia del MESFET de tipo empobrecido sean tan similares a las del MOSFET de
tipo empobrecido da como resultado técnicas de análisis similares a las que se aplican a los
MOSFET de tipo empobrecido.
fuertemente dopado
norteregión de tipo
ID
ligeramente dopado D +
norteregión de tipo norte+
pagsregión de tipo + 0,5 V
mejora el rendimiento
GRAMO VSG=0 V
pagsGaAs
–
norte
Metal
– 0,5 V
(tungsteno)
Sustrato
S
norte+
– 1,0 V
0 VSD
HIGO. 6.47 HIGO. 6.48

Construcción básica de un MESFET de canal n. Características de un MESFET de canal n.
GRAMO
+
VDD
– –
VGG
+ S
HIGO. 6.49
Símbolo y disposición básica de polarización para un
MESFET de canal n.
414 EFECTO DE CAMPO También existen MESFET de tipo realce con una construcción igual a la de la figura 6.47 pero sin el
TRANSISTORES canal inicial, como se muestra en la figura 6.50 junto con su símbolo gráfico. La respuesta y las
características son esencialmente las mismas que para el MOSFET de tipo mejorado. Sin embargo,
debido a la barrera Schottky en la puerta, el voltaje de umbral positivo está limitado de 0 V a
aproximadamente 0,4 V porque el voltaje de "encendido" para un diodo de barrera Schottky es de
aproximadamente 0,7 V. Nuevamente, las técnicas de análisis aplicadas a la mejora -Los MESFET de
tipo son similares a los empleados para los MOSFET de tipo mejorado.
fuertemente dopado
norteregión de tipo
D
norte+ D
GRAMO GaAs GRAMO
Sustrato
Metal
S S
norte+
(a) (B)
HIGO. 6.50
MESFET de tipo mejorado: (a) construcción; (b) símbolo.
Sin embargo, es importante darse cuenta de que el canal debe ser unnorte-tipo de material en un MESFET. La
movilidad de los huecos en GaAs es relativamente baja en comparación con la de los portadores cargados
negativamente, perdiendo la ventaja de usar GaAs para aplicaciones de alta velocidad. El resultado es:
Los MESFET de tipo empobrecimiento y tipo mejora se fabrican con un canal n entre el drenaje y
la fuente y, por lo tanto, solo los MESFET de tipo n están disponibles comercialmente.
Para ambos tipos de MESFET, la longitud del canal (identificada en las figuras 6.47 y 6.50) debe ser
lo más corta posible para aplicaciones de alta velocidad. La longitud es típicamente entre 0.1metrom y
1metrometro.
6.13 TABLA DE RESUMEN

-
Dado que las curvas de transferencia y algunas características importantes varían de un tipo de FET a
otro, se desarrolló la Tabla 6.3 para mostrar claramente las diferencias de un dispositivo a otro. Una
comprensión clara de todas las curvas y parámetros de la tabla proporcionará una base suficiente
para los análisis de CC y CA a continuación. Tómese un momento para asegurarse de que cada curva
sea reconocible y se entienda su derivación, y luego establezca una base para la comparación de los
niveles de los parámetros importantes deRIyCIpara cada dispositivo.
6.14 RESUMEN
-
Conclusiones y conceptos importantes
1. undispositivo controlado por corrientees aquella en la que una corriente define las condiciones de
funcionamiento del dispositivo, mientras que unadispositivo controlado por voltajees aquel en el que un
voltaje particular define las condiciones de operación.
2. El JFET en realidad se puede utilizar comoresistencia controlada por voltajedebido a una
sensibilidad única de la impedancia de drenaje a fuente al voltaje de puerta a fuente.
3. Elcorriente máximapara cualquier JFET está etiquetadoIDSSy ocurre cuandoVSG-0 voltios
4. Elcorriente mínimapara un JFET ocurre en pinch-off definido porVSG=VPAGS.
5. La relación entre la corriente de drenaje y el voltaje de puerta a fuente de un JFET es unauno no
linealdefinida por la ecuación de Shockley. A medida que se acerca el nivel actual IDSS, la
sensibilidad deIDa los cambios enVSGaumenta significativamente.
CUADRO 6.3
Transistores de efecto de campo
Símbolo y Resistencia de entrada

Escribe Relaciones Básicas Curva de transferencia y capacitancia
JFET
(norte-canal)
RI7100M
CI: (1 - 10) pF
MOSFET
tipo de agotamiento
(norte-canal)
RI71010
CI: (1 - 10) pF
MOSFET
tipo de mejora
(norte-canal)
RI71010
CI: (1 - 10) pF
MESFET
tipo de agotamiento
(norte-canal)
RI71012
CI: (1 - 5) pF
MESFET
tipo de mejora
(norte-canal)
RI71012
CI: (1 - 5) pF
416 EFECTO DE CAMPO 6. Las características de transferencia (IDversusVSG) son característicasdel propio
TRANSISTORES dispositivoy no son sensibles a la red en la que se emplea el JFET.
7. CuandoVSG=VPAGS>2,ID=IDSS>4; y en un punto dondeID=IDSS>2,VSG 0,3 voltios
8. Las condiciones máximas de operación están determinadas por elproductodel voltaje de drenaje a fuente
y la corriente de drenaje.
9. Los MOSFET están disponibles en uno de dos tipos:agotamiento y mejora.
10. El MOSFET tipo empobrecimiento tiene las mismas características de transferencia que un JFET para
corrientes de drenaje hasta elIDSSnivel. En este punto, las características de un MOSFET tipo
empobrecimiento continuar a niveles superioresIDSS, mientras que las del JFET terminarán.
11. La flecha en el símbolo denorteLos JFET o MOSFET de canalsiempre apunte hacia el centro
del símbolo, mientras que las de unpagsEl dispositivo de canal siempre apuntará hacia el
centro del símbolo.
12. Las características de transferencia de un MOSFET de tipo mejorado sonno definido por la
ecuación de Shockleysino más bien por una ecuación no lineal controlada por el voltaje de
puerta a fuente, el voltaje de umbral y una constantekdefinida por el dispositivo empleado. La
trama resultante deIDversusVSGaumenta exponencialmente con valores crecientes deVSG.
13. Manipule siempre los MOSFET concuidado adicionaldebido a la electricidad estática que existe en los
lugares que menos sospechamos. No quite ningún mecanismo de cortocircuito entre los cables del
dispositivo hasta que esté instalado.
14. Un dispositivo CMOS (MOSFET complementario) emplea un únicocombinación de unpags- canal y
unnorteMOSFET de canalcon un único juego de cables externos. Tiene las ventajas de una
impedancia de entrada muy alta, velocidades de conmutación rápidas y bajos niveles de potencia
operativa, todo lo cual lo hace muy útil en circuitos lógicos.
15. Un MESFET de tipo empobrecido incluye una unión metal-semiconductor, lo que resulta en
características quecoincidir con los de unnorteJFET de tipo de agotamiento de canal. Los
MESFET de tipo mejorado tienen las mismas características que los MOSFET de tipo mejorado. El
resultado de esta similitud es que elSe puede aplicar el mismo tipo de técnicas de análisis de
CC y CA a los MESFET que se aplicó a los JFET..
ecuaciones
JFET:
2
VSG
ID=IDSSa1 - B
VPAGS
ISDS
ID=IDSS0VSG=0V , ID= 0mA0V , ID = ` , VSG 0.3VPAGS0ID=IDSS>2
4 V
SG=VPAGS
SG=VPAGS>2
IDB
VSG=VPAGSa1 -
AIDSS
PAGSD=VSDID
ro
rD=
(1 -VSG>VPAGS) 2
MOSFET (mejora):
2
ID=k(VSG-VT)
ID(en)
k=
(VSG(en)-VT)2
-
6.15 ANÁLISIS POR COMPUTADORA
Ventanas PSpice
Las características de unnorteEl JFET de dos canales se puede mostrar usando el mismo procedimiento
empleado para el transistor en la Sección 3.13. La serie de curvas a lo largo de las características trazadas
contra varios valores de voltaje requiere un barrido anidado dentro del barrido para el voltaje de drenaje a
fuente. La configuración requerida de la figura 6.51 se construye utilizando los procedimientos descritos en
los capítulos anteriores. En particular, tenga en cuenta la ausencia total de resistencias, ya que se supone que
la impedancia de entrada es infinita, lo que da como resultado una corriente de compuerta de 0 A.
El JFET se encuentra enParteen elColocar partecaja de diálogo. Se puede llamar simplemente escribiendo ANÁLISIS INFORMÁTICO417
JFETen el espacio provisto debajo delParteBóveda. Una vez en su lugar, un solo clic en el símbolo seguido de
Editar modelo de PSpicedará como resultado laDemostración del editor de modelos de PSpicecaja de
diálogo. Tenga en cuenta queBetaes igual a 1.304 mA>V2yVtoes -3 V. Para el transistor de efecto de campo
de uniónBetaes definido por
IDSS
beta = (A>V2) (6.17)
VPAGS2
El parámetroVtodefineVSG=VPAGS= -3 V como tensión de estrangulamiento. Usando la Ec. (6.17), se puede

resolver paraIDSSy encuentre que es aproximadamente 11.37 mA. Una vez que se obtienen las parcelas, se
puede verificar si ambos parámetros están definidos con precisión por las características. Con la red
establecida, seleccione unNueva simulaciónpara obtener elNueva simulacióncaja de diálogo. Utilizando
OrCAD 6-1como el nombre seguido deCrearresultados en elConfiguración de simulacióncuadro de diálogo,
en el queBarrido de CCse selecciona bajo elTipo de análisisBóveda. losVariable de barrido se establece
como unFuente de voltajecon elNombre VDD. losValor iniciales 0 V, elValor finales de 10 V, y el
Incrementoes 0.01 V. Ahora seleccioneBarrido secundarioy aplicar elNombre VGG con unValor inicialde 0
V, unValor finalde -5 V, y unIncrementode -1 V. Finalmente, el Barrido secundariodebe habilitarse
asegurándose de que la marca aparezca en el cuadro a la izquierda de la lista, seguida de unaOKpara salir del
cuadro de diálogo. ASimulación, y elESQUEMÁTICO aparecerá la pantalla con un eje horizontal etiquetado
VDDextendiéndose de 0 V a 10 V. Continúe con la secuenciaSeguimiento-Agregar seguimientopara obtener
elAñadir rastroscuadro de diálogo y seleccioneIdentificación (J1) para obtener las características de la figura
6.52. Nótese en particular queIDSSestá muy cerca de 11,7 mA como se predijo en función del valor de Beta.
También tenga en cuenta que el corte se produce enVSG-VPAGS- -3 voltios
ID VSG-0 V
VSG- -1 V
VSG- -2 voltios
VSG- -3 voltios VSD

HIGO. 6.51
Red utilizada para obtener las características de
el canal n J2N3819 JFET.
HIGO. 6.52
Características de drenaje para el JFET J2N3819 de canal n de la figura 6.51.
Las características de transferencia se pueden obtener configurando unNueva simulaciónque tiene un

solo barrido ya que solo hay una curva para trazar. Una vezBarrido de CCse vuelve a seleccionar, el Nombre
esVGGcon unValor inicialde -3 V, unValor finalde 0 V, y unIncrementode 0,01 V. Dado que no hay necesidad
de un barrido anidado secundario, seleccioneOK, y se realiza la simulación. Cuando aparezca el gráfico,
seleccioneRastrear-Agregar Rastreo-ID(J1)para obtener las características de transferencia de la figura 6.53.
Observe cómo se establece el eje con -3 V en el extremo izquierdo y 0 V en el extremo derecho. Otra vez,IDSS
está muy cerca de los 11,7 mA previstos yVPAGS- -3 voltios
418 EFECTO DE CAMPO
TRANSISTORES
ID
VSG
HIGO. 6.53
Características de transferencia para el JFET J2N3819 de canal n de la figura 6.51.
-
PROBLEMAS
*Nota:Los asteriscos indican problemas más difíciles.

6.2Construcción y características de los JFET
1. unDibuja la construcción básica de unpags-canal JFET.

B.Aplique la polarización adecuada entre el drenaje y la fuente y dibuje la región de agotamiento para VSG-0
voltios
2.Utilizando las características de la figura 6.11, determineIDpara los siguientes niveles deVSG(con V
SD7VPAGS):
un.VSG-0 voltios
B.VSG- -1 V.
C.VSG- -1,5 voltios
D.VSG- -1,8 voltios
mi.VSG- -4 voltios
F.VSG- -6 voltios
3.Utilizando los resultados del problema 2, trace las características de transferencia deIDcontraVSG.
4. unDeterminarVSDporVSG-0 V yID=6 mA utilizando las características de la figura 6.11.

B.Usando los resultados de la parte (a), calcule la resistencia del JFET para la regiónID-0 a 6 mA
paraVSG-0 voltios
C.DeterminarVSDporVSG= -1 V yID=3mA
D.Usando los resultados de la parte (c), calcule la resistencia del JFET para la regiónID=0 a 3
mA paraVSG= -1 V.
mi.DeterminarVSDporVSG= -2 V yID=1,5 mA.
F.Usando los resultados de la parte (e), calcule la resistencia del JFET para la regiónID=0 a
1,5 mA paraVSG= -2 voltios
gramo.Definiendo el resultado de la parte (b) comoro, determine la resistencia paraVSG= -1 V usando la Ec. (6.1)
y compare con los resultados de la parte (d).
H.Repita la parte (g) paraVSG= -2 V usando la misma ecuación y compare los resultados con la parte (f).
I.Con base en los resultados de las partes (g) y (h), ¿la ecuación. (6.1) parece ser una aproximación válida?
5.Usando las características de la Fig. 6.11:

un.Determine la diferencia en la corriente de drenaje (paraVSD7VPAGS) EntreVSG-0 V yVSG- -1 V.
B.Repita la parte (a) entreVSG- -1 y -2 V.
C.Repita la parte (a) entreVSG- -2 y -3 V.
D.Repita la parte (a) entreVSG- -3 y -4 V.
mi.¿Hay un cambio marcado en la diferencia en los niveles actuales comoVSGse vuelve cada vez más
negativo?
F.¿Es la relación entre el cambio deVSGy el cambio resultante enIDlineal o no lineal? PROBLEMAS419
Explicar.
6.¿Cuáles son las principales diferencias entre las características de colector de un transistor BJT y las
características de drenaje de un transistor JFET? Compare las unidades de cada eje y la variable de
control. CómoICreaccionar a niveles crecientes deIBfrente a cambios enIDa valores cada vez más
negativos deVSG? ¿Cómo es el espacio entre los pasos deIBcomparar con el espacio entre los pasos deV
SG? CompararVCsa
paraVPAGSen la definición de la región no lineal a bajos niveles de voltaje de salida.
t
7. un. Describe con tus propias palabras por quéIGRAMOes efectivamente 0 A para un transistor JFET.
B.¿Por qué la impedancia de entrada a un JFET es tan alta?
C.¿Por qué la terminologíaefecto de campoapropiado para este importante dispositivo de tres terminales?
8.DadoIDSS=12mA y0VPAGS0 =6 V, dibuje una distribución probable de curvas características para el

JFET (similar a la figura 6.11).
9.En general, comente sobre la polaridad de los diversos voltajes y la dirección de las corrientes para un
norte-canal JFET versus unpags-canal JFET.
6.3Características de transferencia
10Dadas las características de la figura 6.54:

un.Dibuje las características de transferencia directamente a partir de las características de drenaje.
B.Utilizando la figura 6.54 para establecer los valores deIDSSyVPAGS, dibuje las características de transferencia utilizando
la ecuación de Shockley.
C.Compare las características de las partes (a) y (b). ¿Hay alguna diferencia importante?
HIGO. 6.54
Problemas 10 y 20.
11. un.DadoIDSS=12mA yVPAGS= -4 V, dibuje las características de transferencia para el

transistor JFET.
B.Dibuje las características de drenaje para el dispositivo de la parte (a).
12DadoIDSS=9mA yVPAGS= -4 V, determinarIDCuándo:

un.VSG-0 voltios
B.VSG- -2 voltios
C.VSG- -4 voltios
D.VSG- -6 voltios
13DadoIDSS=16mA yVPAGS= -5 V, dibuje las características de transferencia usando los puntos de
datos de la Tabla 6.1. Determinar el valor deIDenVSG= -3 V de la curva y compárelo con el valor
determinado usando la ecuación de Shockley. Repita lo anterior paraVSG= -1 V.
14Para un JFET particular siID-4mA cuandoVSG- -3 V, determinarVPAGSsiIDSS-12mA
15.DadoIDSS=6mA yVPAGS= -4,5 voltios:
un.DeterminarIDenVSG= -2 y -3,6 V.
B.DeterminarVSGenID-3 y 5,5 mA.
dieciséis.Dado unq-Punto de
q
ID=3mA yVSG= -3 V, determinarIDSSsiVPAGS= -6 voltios
420 EFECTO DE CAMPO 17Apags-channel JFET tiene parámetros de dispositivo deIDSS=7,5 mA yVPAGS=4 V. Dibuje las características de
TRANSISTORES transferencia.
6.4Hojas de especificaciones (JFET)
18Defina la región de operación para el JFET 2N5457 de la figura 6.20 usando el rango deIDSSyVPAGS
proporcionó. Es decir, dibuje la curva de transferencia definida por el máximoIDSSyVPAGSy la curva de
transferencia para el mínimoIDSSyVPAGS. Luego, sombrea el área resultante entre las dos curvas.
19Para el JFET 2N5457 de la figura 6.20, ¿cuál es la potencia nominal a una temperatura de funcionamiento típica de 45 °C
utilizando el factor de reducción de potencia de 5,0 mW/°C?
20Defina la región de operación para el JFET de la figura 6.54 siVSD máximo

=30 V yPAGSD máximo
=100 mW.
6.5Instrumentación
21Utilizando las características de la figura 6.22, determineIDenVSG= -0,7 V yVSD=10 voltios

22Con referencia a la Fig. 6.22, es el lugar geométrico de los valores de pinch-off definido por la región deVSD60VPAGS0 =3 voltios?
23DeterminarVPAGSpara las características de la figura 6.22 usandoIDSSyIDen algún valor deVSG. Es decir,
simplemente sustituya en la ecuación de Shockley y resuelva paraVPAGS. Compare el resultado con el
valor asumido de -3 V de las características.
24UtilizandoIDSS=9mA yVPAGS= -3 V para las características de la figura 6.22, calculeIDenVSG-

- 1 V utilizando la ecuación de Shockley y compárelo con el nivel de la Fig. 6.22.
25. un. Calcule la resistencia asociada con el JFET de la figura 6.22 paraVSG-0 V desde ID=0
mA a 4 mA.
B.Repita la parte (a) paraVSG= -0,5 V desdeID-0 a 3 mA.
C.Asignación de la etiquetaroal resultado de la parte (a) yrDa la de la parte (b), utilice la ecuación. (6.1) para
determinarrDy compare con el resultado de la parte (b).
6.7MOSFET tipo empobrecimiento
26. un.Dibuje la construcción básica de unpagsMOSFET de tipo empobrecimiento de canal.

B.Aplique el voltaje correcto de drenaje a fuente y dibuje el flujo de electrones paraVSG-0 voltios
27¿De qué manera es similar la construcción de un MOSFET de tipo empobrecido a la de un JFET? ¿De qué
manera es diferente?
28Explique con sus propias palabras por qué la aplicación de un voltaje positivo a la puerta de unnorte-El MOSFET de tipo
empobrecimiento de canal dará como resultado una corriente de drenaje que excedaIDSS.
29Dado un MOSFET tipo empobrecimiento conIDSS=6mA yVPAGS= -3 V, determine la corriente de

drenaje enVSG= -1, 0, 1 y 2 V. Compare la diferencia en los niveles de corriente entre -1 V y 0 V
con la diferencia entre 1 V y 2 V. En positivoVSGregión, ¿aumenta la corriente de drenaje a una
tasa significativamente mayor que para los valores negativos? ¿ElIDla curva se vuelve más y más
vertical con valores positivos crecientes deVSG? ¿Existe una relación lineal o no lineal entreIDyVSG
? Explicar.
30Dibuje las características de transferencia y drenaje de unnorteMOSFET de tipo empobrecimiento de canal
con IDSS=12mA yVPAGS= -8 V para un rango deVSG= -VPAGSparaVSG=1 V.
31DadoID=14mA yVSG=1 V, determinarVPAGSsiIDSS=9,5 mA para un MOSFET de tipo

empobrecido.
32.DadoID=4 mA enVSG= -2 V, determinarIDSSsiVPAGS= -5 voltios
33.Usando un valor promedio de 2.9 mA para elIDSSdel MOSFET 2N3797 de la figura 6.31, determine el nivel
deVSGeso resultará en una corriente de drenaje máxima de 20 mA siVPAGS= -5 voltios
34.Si la corriente de drenaje para el MOSFET 2N3797 de la figura 6.31 es de 8 mA, ¿cuál es el valor máximo
permisible deVSDutilizando la potencia nominal máxima?
6.8MOSFET de tipo mejorado
35. un. ¿Cuál es la diferencia significativa entre la construcción de un MOSFET de tipo mejorado y un
MOSFET de tipo empobrecido?
B.Dibuja unpagsMOSFET de tipo de mejora de canal con la polarización adecuada aplicada (VSD7
0 voltios,VSG7VT) e indicar el canal, la dirección del flujo de electrones y la región de
empobrecimiento resultante.
C.En sus propias palabras, describa brevemente el funcionamiento básico de un MOSFET de tipo mejorado.
36. un. Dibuje las características de transferencia y drenaje de unnorte- MOSFET tipo mejora de
canal si VT=3,5 V yk=0.4 * 10-3A>V2.
B.Repita la parte (a) para las características de transferencia siVTse mantiene a 3,5 V perokse
incrementa en un 100% a 0,8 * 10-3A>V2.
37. un.DadoVSG(J)= 4 V yID(en)= 4 mA enVSG(en)= 6 V, determineky escribe la expresión PROBLEMAS421
general paraIDen el formato de la Ec. (6.15).
B.Dibuje las características de transferencia para el dispositivo de la parte (a).
C.DeterminarIDpara el dispositivo de la parte (a) enVSG=2, 5 y 10 V.
38.Dadas las características de transferencia de la figura 6.55, determineVTyky escribe la ecuación general
paraID.
ID(mamá)
20
15
10
0 5 10 VSG(V)
HIGO. 6.55
Problema 38.
39.Dadok=0.4 * 10-3A>V2yID(en)= 3mA conVSG(en)= 4 V, determineVT.

40La corriente de drenaje máxima para el 2N4351norteEl MOSFET tipo mejora de canal
es de 30 mA. DeterminarVSGen este nivel actual sik=0.06 * 10-3A>V2yVTes el valor
máximo.
41.¿La corriente de un MOSFET de tipo mejorado aumenta aproximadamente al mismo ritmo que un
MOSFET de tipo empobrecido para la región de conducción? Revise cuidadosamente el formato general
de las ecuaciones y, si su experiencia en matemáticas incluye cálculo diferencial, calculeyoD>dVSG
y comparar su magnitud.
42.Dibuje las características de transferencia de unpags- MOSFET tipo mejora de canal siVT= -5
V yk=0.45 * 10-3A>V2.
43.Dibujar la curva deID=0.5 * 10-3(V2 SG) yID=0.5 * 10-3(VSG-4)2porVSGdesde 0 V
a 10 V. ¿TieneVT=4 V tienen un efecto significativo en el nivel deIDpara esta región?
6.10MOSFET de potencia VMOS y UMOS
44. un. Describa con sus propias palabras por qué el FET VMOS puede soportar una corriente y una potencia nominal más
altas que los dispositivos construidos con técnicas estándar.
B.¿Por qué los FET de VMOS tienen niveles de resistencia de canal reducidos?
C.¿Por qué es deseable un coeficiente de temperatura positivo?
45.¿Cuáles son las ventajas relativas de la tecnología UMOS sobre la tecnología VMOS?
6.11CMOS
* 46. a.Describa con sus propias palabras el funcionamiento de la red de la figura 6.45 conVI=0 voltios
B.Si el MOSFET "encendido" de la figura 6.45 (conVI=0 V) tiene una corriente de drenaje de 4 mA con V
SD=0,1 V, ¿cuál es el nivel de resistencia aproximado del dispositivo? SiID=0.5metroA para el
transistor "apagado", ¿cuál es la resistencia aproximada del dispositivo? ¿Los niveles de resistencia
resultantes sugieren que se obtendrá el nivel de voltaje de salida deseado?
47.Investigue la lógica CMOS en su biblioteca local o universitaria y describa la gama de aplicaciones

y las ventajas básicas del enfoque.

Elect Dev Cir Capitulo 6.en - Es

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Elect Dev Cir Capitulo 6.en - Es

Cargado por

Copyright:

Formatos disponibles

Traducido del inglés al español - www.onlinedoctranslator.

CAPÍTULO 1: Diodos Semiconductores 1

CAPÍTULO 2: Aplicaciones de diodos 55

CAPÍTULO 3: Transistores de unión bipolar 129

CAPÍTULO 4: Polarización de CC: BJT 160

CAPÍTULO 5: Análisis BJT AC 253

CAPÍTULO 6: Transistores de efecto de campo 378

CAPÍTULO 7: Polarización FET 422

CAPÍTULO 8: Amplificadores FET 481

CAPÍTULO 9: Respuesta de frecuencia BJT y JFET 545

CAPITULO 10: Amplificadores Operacionales 607

CAPÍTULO 11: Aplicaciones de amplificadores operacionales 653

CAPÍTULO 12: Amplificadores de potencia 683

CAPÍTULO 13: Circuitos integrados digitales lineales 722

CAPÍTULO 14: Circuitos de retroalimentación y osciladores 751

CAPÍTULO 15: Fuentes de alimentación (reguladores de voltaje) 783

CAPÍTULO 16: Otros dispositivos de dos terminales 811

CAPITULO 17:pnpny otros dispositivos 841

Apéndice A: Parámetros híbridos: determinaciones

Apéndice C: Gráficos y tablas 891

Apéndice D: Soluciones a problemas

CAPÍTULO 1: Diodos Semiconductores 1

CAPÍTULO 2: Aplicaciones de diodos 55

CAPÍTULO 3: Transistores de unión bipolar 129

CAPÍTULO 4: Polarización de CC: BJT 160

5.1 Introducción 253

CAPÍTULO 6: Transistores de efecto de campo 378

CAPÍTULO 7: Polarización FET 422

CAPÍTULO 8: Amplificadores FET 481

CAPITULO 10: Amplificadores Operacionales 607

CAPÍTULO 11: Aplicaciones de amplificadores operacionales 653

CAPÍTULO 12: Amplificadores de potencia 683

CAPÍTULO 13: Circuitos integrados digitales lineales 722

CAPÍTULO 14: Circuitos de retroalimentación y osciladores 751

CAPÍTULO 15: Fuentes de alimentación (reguladores de voltaje) 783

CAPITULO 17:pnpny otros dispositivos 841

Apéndice A: Parámetros híbridos: determinaciones gráficas y

Apéndice B: Cálculos de voltaje y factor de ondulación 885

Apéndice D: Soluciones a problemas

- Familiarícese con la construcción y las características operativas de los transistores de efecto de

y computadoras. Corporación; Miembro

6.2 CONSTRUCCIÓN Y CARACTERÍSTICAS DE LOS JFET-

pags norte pags VSD

HIGO. 6.5 HIGO. 6.6

pags pags VSD>0 V

El nivel de VSGeso resulta en yoD-0 mA se define por VSG-VPAGS,con VPAGSsiendo un

ID(mamá) Lugar geométrico de los valores de pinch-off

óhmico Región de saturación

Resistencia controlada por voltaje

donderoes la resistencia conVSG-0 V yrDes la resistencia a un nivel particular deVSG.

lospags-channel JFET se construye exactamente de la misma manera que elnorte-dispositivo de canal

IC=F(IB) =BIB (6.2)

William Bradford Shockley (1910– constante

Las características de transferencia definidas por la ecuación de Shockley no se ven

La curva de transferencia se puede obtener mediante la ecuación de Shockley oa partir de las

VSG(V)-4 –3–2–1 0 0 5 10 15 20 25 VSD

CuándoVSG=0 voltios,ID=IDSS (6.4)

CuándoVSG=VPAGS= -4 V, la corriente de drenaje es 0 mA, lo que define otro punto en la curva de

Aplicando la Ecuación de Shockley

La curva de transferencia de la figura 6.17 también se puede obtener directamente de la ecuación de

ID=0 A-VSG=VPAGS (6.7)

Para las características de drenaje de la Fig. 6.17, si sustituimosVSG= -1 V,

y VSG 0.3VPAGS-ID=IDSS>2 (6.10)