Universidad de Guadalajara

Centro universitario de Ciencias Exactas e Ingenierías

ELECTRONICA INDUSTRIAL
Tecnológica ttl,cmos,pmos,nmos.

Autor: Rivera Mendoza Kevin Daniel

Código: 214431616

Tlajomulco de Zúñiga, Jalisco. Septiembre 2021

Tecnología TTL.

Las siglas en inglés significan transistor-transistor logic (lógica transistor a transistor). Tecnología de construcción de circuitos
integrados electrónicos digitales basada en el uso de transistores bipolares, es característico el uso de transistores multiemisores. TTL
sucedió a las tecnologías RTL (lógica resistencia-transistor) y DTL (lógica diodo-transistor).

características generales

Tensión de alimentación: 5 V típica, con rango entre los 4,75V y los 5,25V para la 74 y 4,5 V a 5,5 V para la 54.

Lógica positiva: el “1”lógico es de mayor tensión que el “0” lógico.

Rango de temperatura: de 0 °C a 70 °C para la serie 74 y de -55º a 125 °C para la 54.

Niveles de tensión de entrada para el “0” lógico (VIL): entre 0V y 0,8V.

Niveles de tensión de entrada para el “1” lógico (VIH): entre 2,4V y VCC

Velocidad de transmisión entre los estados lógicos: alrededor de 400 Mhz.

Aplicaciones

Microprocesadores, como el 8X300, de Signetics, la familia 2900 de AMD y otros.

Memorias

Circuitos digitales, entre ellos, contadores, compuertas, biestables, registros de desplazamiento, etc.

PAL (arreglo lógico programable), para diseñar matrices decodificadoras.

Esta familia utiliza elementos que son comparables a los transistores bipolares diodos y resistores discretos, y es probablemente la
mas utilizada. A raíz de las mejoras que se han realizado a los CI TTL, se han creado subfamilias las cuales podemos clasificarlas en:

TTL estándar.

TTL de baja potencia (L).

TTL Schottky de baja potencia (LS).

TTL Schottky (S).

TTL Schottky avanzada de baja potencia (ALS).

TTL Schottky avanzada (AS).

Como sus características de voltaje son las mismas (La familia lógica TTL trabaja normalmente a +5V), analizaremos sus velocidades y
consumo de potencia.

Los CMOS

La familia lógica CMOS se ha convertido en la familia lógica más utilizada debido a sus numerosas ventajas, como menor consumo de
energía y bajo nivel de ruido durante los niveles de transmisión. Todos los microprocesadores, microcontroladores y circuitos
integrados comunes utilizan tecnología CMOS.
Las puertas lógicas CMOS se construyen utilizando transistores de efecto de campo FET, y el circuito está mayormente desprovisto de
resistencias. Como resultado, las puertas CMOS no consumen energía en absoluto durante el estado estático, donde las entradas de
señal permanecen sin cambios. Entrada baja (IL) y entrada alta (IH) tienen rangos de voltaje 0 <IL <1,5 y 3,5 <IH <5.0 y los rangos de
voltaje de salida baja y alta son 0 <OL <0,5 y 4,95 <OH <5,0 respectivamente.

LA TECNOLOGÍA NMOS, PMOS

Un circuito CMOS esta constituido por dos tipos de transistores, NMOS y PMOS. Dichos transistores son del tipo MOSFET (Metal Oxide
Semiconductor Field EffectTransistor) y consisten en un sustrato de material semiconductor dopado en el que, mediante técnicas de
difusión de dopantes, se crean dos terminales (denominadosfuente y drenador) de tipo opuesto al sustrato y separados porun canal
sobre el cual se hace crecer una capa de material dieléctrico formada por óxido de silicio (SiO2). Finalmente, sobre dicho aislante se
crea la puerta, una fina capa conductora de polisilicio

• NMOS: Sustrato tipo P y difusiones tipo N.

• PMOS: Sustrato tipo N y difusiones tipo P.

El elemento utilizado para la fabricación de este tipo de dispositivos es el Silicio. Para su dopado se utilizarán otros elementos tales
como Arsenio o Boro, consiguiendo así modificar sus características eléctricas. Por ejemplo, el Arsenio actúa como una impureza
donadora (tipo N) y, por lo tanto, dona un electrón o portador de carga negativa a la banda de conducción del silicio. En cambio, el
Boro actúa como una impureza aceptora (tipo P) y acepta un electrón de la banda de conducción, introduciéndose de esta manera un
‘hueco’ o portador de carga positiva. Mediante un control adecuado de las tensiones en los terminales de fuente, drenador y puerta,
es posible controlar el flujo de electrones o huecos que circulan por el transistor.

Así, en el caso de un transistor NMOS, al drenador se le deberá aplicar una tensión positiva. Al existir una barrera de potencial en el
canal (al estar éste vacio de portadores), el transistor no entrará en funcionamiento hasta aplicar una tensión de puerta positiva
superior a la tensión umbral, atrayéndose de esta manera electrones a la zona de carga espacial y creándose un canal de conducción
entre fuente y drenador. En el caso del transitor PMOS, las tensiones aplicadas deberán ser negativas y los portadores serán huecos
en lugar de electrones
Problemas y ventajas de los pseudo-NMOS Problemas: La característica de transferencia de voltaje es asimétrica El tiempo de subida y
bajada es asimétrico Consumo de energía estática Ventajas: Alta velocidad Útil cuando se diseñan puertas complejas con gran entrada
de abanico.

Lógica Combinacional Dinámica • Evita la disipación de potencia estática • Utiliza una secuencia de precarga y Evaluar para realizar
funciones lógicas complejas. • Las entradas a la lógica no pueden cambiar y son cero en la fase de precarga. • Fase de precarga
cuando phi = 0 y Evaluar cuando phi = 1. • Si la salida se descarga, no se puede volver a cargar. • tpLH = 0! Y tpHL depende de la red
desplegable.

Ventajas de la lógica combinacional dinámica sobre la lógica combinacional estática • El número de transistores es menor N + 2 en
comparación con 2N. • No proporcional. • Sin consumo de energía estática • Alta velocidad de conmutación.

Problemas asociados con la lógica dinámica • Fugas de carga • Carga compartida • Transmisión del reloj

¿Cuál es la diferencia entre CMOS y TTL?

• Los componentes TTL son relativamente más baratos que los componentes CMOS equivalentes. Sin embargo, la tecnología CMO
tiende a ser económica a mayor escala, ya que los componentes del circuito son más pequeños y requieren menos regulación en
comparación con los componentes TTL.

• Los componentes CMOS no consumen energía durante el estado estático, pero el consumo de energía aumenta con la frecuencia
del reloj. TTL, por otro lado, tiene un nivel de consumo de energía constante.

• Dado que CMOS tiene requisitos de corriente bajos, el consumo de energía es limitado y los circuitos, por lo tanto, más baratos y
fáciles de diseñar para la administración de energía.

• Debido a los tiempos de subida y bajada más prolongados, las señales digitales en el entorno de los CMO pueden ser menos
costosas y complicadas.

• Los componentes CMOS son más sensibles a las interrupciones electromagnéticas que los componentes TTL.
Anexos

https://www.slideserve.com/viveca/pseudo-nmos

https://es.strephonsays.com/cmos-and-vs-ttl-4770

https://www.scrigroup.com/limba/spaniola/342/CIRCUITOS-INTEGRADOS-TTL-Y-CMO14476.php

http://www.set-up.es/la-tecnologia-cmos/

http://ibdigital.uib.cat/greenstone/collect/enginy/index/assoc/Enginy_2/010v02p0/25.dir/Enginy_2010v02p025.pdf

https://studylib.es/doc/1331335/ttl---cmos----nmos---pmos---mosfet

https://www.ecured.cu/Tecnolog%C3%ADa_TTL