UT03

IES LUIS DE LUCENA. DEP.
ELECTRÓNICA
UT3. TÉCNICAS DE SIMPLIFICACIÓN
OBJETIVOS:
Reducir al máximo las funciones.
Expresar en un único tipo de puerta (NAND que es la puerta universal)
1. MINTERM / MAXTERM
Pasos a seguir:
1. Entender bien el enunciado del problema.
2. Expresar la tabla de verdad.
3. Obtener la función lógica. Se puede obtener en función de términos
maxterm o minterm.
Ejemplo:
1. Enunciado. Supongo la siguiente tabla de verdad.
2.
a b S
0 0 1 a b (Si tiene valor cero, los niego)
0 1 1
ab
1 0 0
1 1 0
3. Función :
Términos MÍNTERM:
1. Observamos donde hay uno en las salidas.
2. Ponemos los términos minterm correspondientes a estas
posiciones: (Términos mínterm: Suma de productos de variables)
S = a b+ a b
La suma de esos términos mínterm, es la función.
UT03: Técnicas de simplificación -1-

IES LUIS DE LUCENA. DEP. ELECTRÓNICA
Términos MAXTERM:
1. Observamos donde hay ceros en las salidas.
2. Ponemos los términos maxterm correspondientes a estas
posiciones: Ahora son sumas.
3. El producto de los términos maxterm, es la función resultante.
Ejemplo:
a b S
0 0 1
0 1 1
1 0 0 a+b
1 1 0 a+b
S = ( a + b ) (a + b )
(Términos maxterm: Productos de sumas de variables)
Ejercicio de clase: Montar el circuito de la figura y comprobar su tabla de

verdad en el entrenador:
a b c
7404
a b c 7408
b c
ab c 7432
S
abc
bc
S=ab c+abc

a b c S1 S2
0 0 0 0 1
0 0 1 0 0
0 1 0 0 0
0 1 1 1 0
1 0 0 0 0
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Ejemplo:
Representar el siguiente sistema mediante expresiones minterm. Dicho sistema
sumará en binario el valor de las tres entradas.
a b c S1 S2
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0 S1 = ( a b c ) + ( a b c ) + ( a b c ) + ( a b c)
1 0 0 0 1
1 0 1 1 0 S2 = ( a b c ) + ( a b c ) + ( a b c ) + ( a b c )
1 1 0 1 0
1 1 1 1 1
Simplificamos S1:
S1 = ( a b c ) + ( a b c ) + ( a b c ) + ( a b c) =
= c ( a b + a b ) + a b (c + c ) = a b c + a b c + a b =
=(a Å b)c+ab
Simplificamos S2:
S2 = a ( b c + b c ) + a ( b c + b c ) = ( b Å c ) a + a b c

De modo que para montar éste circuito, necesitaremos.
1 C. I. XOR (7486)
1 C. I. AND (7408)
1 C. I. OR ( 7432)
1 C. I. NOT (7404)
a b c
c(a Å b)
a
S
a Å b
ab
b Å c abc S
a(b Å c)
a b c S1 S2
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

2. REPRESENTACIÓN DE FUNCIONES MEDIANTE PUERTAS NAND.
INVERSOR:
a aa=a
®
AND:
(Según Morgan)
a ab=ab ab ab=ab
a
®
b b
OR:
(Según Morgan) a
a
a a+b=a+b ab=a+b
®
b
b
b
NOR:
(Según Morgan) a
a
a a+b=ab
®
b
b
b ab=ab=a+b
3. SIMPLIFICACIÓN DE FUNCIONES MEDIANTE ALGEBRA DE BOOLE.
Es un método laborioso visto en el tema anterior. Se aplicarían las reglas vistas

en el tema del algebra de Boole.
Ejercicio:
Realiza el esquema más simple con puertas NAND para que la salida sea 1
cuando al menos una de las entradas B y C estén a 1 y salida 0 siempre que A
sea 1, independientemente del valor que tengan B y C.

a b c S S=abc+abc+abc=abc+
0 0 0 0 + a b ( c +c ) = a b c + a b =
0 0 1 1 a b c = a ( b + b c ) = a ( b + b ) ( b c) =
0 1 0 1 a b c ab+ac=ab+ac=ab ac
0 1 1 1 a b c
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
1. Representación del circuito:
7404
7408
a a 7432
ab
b S=ab+ac
c
ac
Necesitaríamos:
1 C. I. 7404 (1)
1 C. I. 7408 (2)
1 C. I. 7432 (1)
2. Representación del circuito con puertas NAND:
a
ab
S=ab ac
ac
Solo necesitamos 1 C. I. 7400 (4).

4. DIAGRAMAS DE KARNAUGH.
Se basa en los teoremas del Algebra de Boole para simplificar gráficamente
funciones normalmente expresadas en términos minterm.
4.1. Diagramas de Karnaugh de dos variables:
No se suele usar porque es muy básico.
1. Tabla de verdad. Por ejemplo, la de una puerta OR.
a b S
0 0 0
S = a b + a b + a b (En términos minterm)
0 1 1 a b
o
1 0 1 a b
1 1 1 a b S = a + b (En términos maxterm)
S=ab+ab+ab=ab+a(b+b)=ab+a=(a+a)+(a+b)=a+b
Cogemos los términos minterm, rodeamos las filas en las que se encuentran {1,
2,3}
2. Dibujamos el mapa de Karnaugh para dos variables.
a\b 0 1
0 0 1 1
1 1 2 1 3
3. Se realizan grupos de unos adyacentes en potencias de 2: 1, 2, 4,

8, 16… sin que quede ningún uno por agrupar. El grupo de unos
será lo más grande posible.
La simplificación consiste en eliminar variables que dentro de la
agrupación estén complementadas y sin complementar, es decir,
aquellas que cambian de valor.
La función resultante es la suma de todos los términos una vez
simplificado.

Otro ejemplo:
a b S
0 0 1 a b
0 1 1 a b
1 0 0
1 1 0
a\b 0 1
0 1 0 1 1
1 2 3 S = a (la b la despreciamos porque cambia su valor)
4.2. Diagramas de Karnaugh de tres variables:
La variable “a” es la de mayor peso. Las dos de menor peso se ponen indicando
las columnas. En vez de ponerlo ordenado se colocan de esta manera, porque
así se ve con mayor claridad.
a \ bc 00 10 11 01
0 0 2 3 1
1 4 6 7 5

Ejemplo:
Suponiendo que esta fuese la tabla de verdad de una función, construyo un
diagrama de Karnaugh para cada salida:
a b c S1 S0 S1 = a b c + a b c + a b c + a b c
0
0 0 0 1 a b c 1 a b c + abc
1
0 0 1 0 1 a b c S0 = a b c + a b c + a b c + a b c
2
0 1 0 0 1 a b c + abc
3
0 1 1 1 a b c 0
4
1 0 0 1 a b c 0
5
1 0 1 1 a b c 0
6
1 1 0 0 1 a b c
7
1 1 1 1 a b c 1 a b c
S1 = b c + a c + b c S0 = a b + a c + a b
a \ bc 00 10 11 01 a \ bc 00 10 11 01
bc ab
0 1 0 2 13 1 0 1 0 1 2 3 1 1
1 1 4 6 1 7 15 ac 1 4 1 6 1 7 5 ab

b c ac
Cada grupo va a ser un término minterm, pero con variables eliminadas (las
que cambian su valor dentro del grupo, se eliminan).
Lo representamos:

a b c b c
bc S1
ac
ab
ac S0
ac
Supongamos una función que nos de un diagrama así:
a \ bc 00 10 11 01 f =ac+b+ac
0 1 0 1 2 3 11
b
1 1 4 6 1 7 15 ac

ac
Si los términos de la primera y la última columna, coinciden en la misma fila, se
pueden agrupar y si los de la primera y última fila coinciden en la misma
columna, también, pero siempre en grupos de dos, o potencia de dos (cuatro,
ocho, etc.)
4.3. Diagramas de Karnaugh de cuatro variables:
ab \ cd 00 10 11 01 Grupo {2, 3, 10, 11} b c

00 0 1 2 1 3 1 Grupo {9, 11, 15, 13} a d
10 1 8 1 10 1 11 1 9 Grupo {8, 9, 12, 13} a c
11 1 12 14 1 15 1 13
Grupo {2, 6} a d
01 4 1 6 7 5
f =bc+ad+ac+ad

(Si está bien hecho, no se puede simplificar más)
ab \ cd 00 10 11 01 Grupo {0, 1, 4, 5} a c

00 1 0 2 3 1 1 Grupo {4, 5, 6, 7} a b
10 1 8 1 10 1 11 9
Grupo {8, 10} a b d
11 12 14 15 13
Grupo {10, 11} a b c
01 1 4 1 6 1 7 1 5
f =ab+ac+ab d+abc
EJERCICIOS: (Fotocopias)
1.
a b c d S0 S1
0 0 0 0 0 0 0
1 0 0 0 1 1 a b c d 0
2 0 0 1 0 1 a b c d 0
3 0 0 1 1 1 a b c d 0
4 0 1 0 0 1 a b c d 0
5 0 1 0 1 0 0
6 0 1 1 0 0 0
7 0 1 1 1 0 0
8 1 0 0 0 1 a b c d 1 a b c d
9 1 0 0 1 0 0
10 1 0 1 0 1 a b c d 0
11 1 0 1 1 1 a b c d 1 a b c d
12 1 1 0 0 0 0
13 1 1 0 1 0 0
14 1 1 1 0 0 0
15 1 1 1 1 0 0
S0 = a b c d + a b c d + a b c d + a b c d + a b c d + a b c d + a b c d
S1 = a b c d + a b c d

S0 = a b c d + a b c ( d + d ) + a b c d + a b c d + a b c ( d + d )=
=ab cd+abc d+ab c d+bc(a+a)=
=ab cd+abc d+ab c d+bc

1
Solo con puertas NAND sería:
S0 = a b c d + a b c d + a b c d + b c =
=ab cd abc d abc d bc
S1 = a b c d + a b c d = a b c d a b c d
2.
a b c S1 S2
0 0 0 0 a + b + c 1
0 0 1 1 1
0 1 0 1 0 a + b + c S1 = ( a + b + c ) ( a + b + c )
0 1 1 1 1 S2 = ( a + b + c ) ( a + b + c )
1 0 0 1 1
(a+b+c)
1 0 1 1 0 a + b + c
1 1 0 1 0 a + b + c
1 1 1 0 a + b +c 1
1
Preguntar.

a+b+c
S1
a+b+c
a+b+c
a+b+c S2
a+b+c
S1 = ( a + b + c ) ( a + b + c )
S2 = ( a + b + c ) ( a + b + c ) ( a + b + c )
3.
a)
a b c
ab
bc
S= ab c+abc+abc+abc=ab(c+c)+bc(a+a)=
=ab+bc=ab+bc=ab bc
b)

a c
ac
abc
bc bc=bc
S=ac abc
S= ab c +abc +abc=ac (b+b)+abc =
=ac+abc=ac+abc=ac abc
4.
a b c S S= ab c + abc + abc + abc
0 0 0 1 a b c
0 0 1 0 S=ac(b+b)+ac(b+b)=
0 1 0 1 a b c
0 1 1 0 =ac+ac=ac+ac=ac ac
1 0 0 0
1 0 1 1 a b c
1 1 0 0
1 1 1 1 a b c
a \ bc 00 10 11 01
0 1 1 ac
0 2 3 1
1 4 6 1 7 15 ac
Para S = a c + a c necesitamos:

▪ 1 C. I.: 7408 (2 AND)

▪ 1 C. I.: 7404 (2 NOT)
▪ 1 C. I.: 7432 (1 OR)
Mientras que para: S = a c a c
▪ 2 C. I.: 7400 (5 NAND)
a ac
c
ac
S=ac ac
5.
a b c d S
0 0 0 0 0 1 a b c d
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 1 a b c d
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 1 a b c d
8 1 0 0 0 0
9 1 0 0 1 1 a b c d
10 1 0 1 0 0
11 1 0 1 1 0
12 1 1 0 0 0
13 1 1 0 1 1 a b c d
14 1 1 1 0 0
15 1 1 1 1 1 a b c d

ab \ cd 00 10 11 01
00 1 0 2 3 1
10 8 10 11 1 9 a c d
11 12 14 1 15 1 13
01 1 4 6 1 7 5 b c d

ac d
S = ( a c d ) + ( b c d ) + ( a c d ) =( a c d ) + ( b c d ) + ( a c d ) =
=acd bcd ac d
a b c d
a c d
ac d
acd
S
bcd
6.
a b c d S0 S1 S2
0 0 0 0 0 1 1 1
1 0 0 0 1 0 1 1
2 0 0 1 0 0 0 0
3 0 0 1 1 0 0 0
4 0 1 0 0 1 1 0
5 0 1 0 1 0 1 0
6 0 1 1 0 0 1 1
7 0 1 1 1 0 1 1
8 1 0 0 0 1 0 1
9 1 0 0 1 0 0 1
10 1 0 1 0 0 0 0
11 1 0 1 1 0 0 0
12 1 1 0 0 1 1 0
13 1 1 0 1 1 1 0
14 1 1 1 0 1 1 1
15 1 1 1 1 1 1 1

S 0:
ab \ cd 00 10 11 01
00 1 0 2 3 1
10 1 8 10 11 9
11 1 12 1 14 1 15 1 13
a b
01 1 4 6 7 5

c d
S 1:
ab \ cd 00 10 11 01
00 1 0 2 3 1 1
10 8 10 11 9
11 1 12 1 14 1 15 1 13
b
01 1 4 1 6 1 7 1 5

ac
S 2:
ab \ cd 00 10 11 01
00 1 0 2 3 11
b c
10 1 8 10 11 1 9
11 12 1 14 1 15 13
01 4 1 6 1 7 5

bc
S0 = a b + c d = a b + c d = a b c d
S1 = b + a c = b + a c = b a c
S2 = b c + b c = b c + b c = b c b c

a b c d
c d
S0
ab
c a S1
bc
S2
b c
7.
R V N
a b c d S1 S2 S3
0 0 0 0 0 1 0 0
1 0 0 0 1 1 0 0
2 0 0 1 0 1 0 0
3 0 0 1 1 0 0 1
4 0 1 0 0 1 0 0
5 0 1 0 1 0 0 1
6 0 1 1 0 0 0 1
7 0 1 1 1 0 1 0
8 1 0 0 0 1 0 0
9 1 0 0 1 0 0 1
10 1 0 1 0 0 0 1
11 1 0 1 1 0 1 0
12 1 1 0 0 0 0 1
13 1 1 0 1 0 1 0
14 1 1 1 0 0 1 0
15 1 1 1 1 0 1 0

S 1:
ab \ cd 00 10 11 01
00 1 0 1 2 3 11
ab c
10 1 8 10 11 9 ab d
11 12 14 15 13 bc d
ac d
01 1 4 6 7 5
S1 = a b d + b c d + a b c + a c d
S 2:
ab \ cd 00 10 11 01
00 0 2 3 1
abc
10 8 10 1 11 9 abd
bcd
11 12 1 14 1 15 1 13
acd
01 4 6 1 7 5
S2 = a b d + b c d + a b c + a c d
S 3:
ab \ cd 00 10 11 01 ab cd
00 0 2 1 3 1
abcd
abcd
10 8 1 10 11 1 9
abcd
11 1 12 14 15 13 abcd
01 4 1 6 7 1 5 abcd
S3 = a b c d + a b c d + a b c d + a b c d + a b c d + a b c d
S3 es la negación de la suma de S1 y S2; (Siempre que R y V son 0, N es 1)
R V S= R+V
0 0 1
0 1 0
1 0 0
1 1 0

8.
a b c d A f B A = B A p B
A1 A0 B1 B0 S0 S1 S2
0 0 0 0 0 0 1 0
1 0 0 0 1 0 0 1
2 0 0 1 0 0 0 1
3 0 0 1 1 0 0 1
4 0 1 0 0 1 0 0
5 0 1 0 1 0 1 0
6 0 1 1 0 0 0 1
7 0 1 1 1 0 0 1
8 1 0 0 0 1 0 0
9 1 0 0 1 1 0 0
10 1 0 1 0 0 1 0
11 1 0 1 1 0 0 1
12 1 1 0 0 1 0 0
13 1 1 0 1 1 0 0
14 1 1 1 0 1 0 0
15 1 1 1 1 0 1 0
S 0:
ab \ cd 00 10 11 01
00 0 2 3 1
ac
10 1 8 10 11 1 9 abd
11 1 12 1 14 15 1 13 bc d
01 1 4 6 7 5
S0 = a c + a b d + b c d
S 2:
ab \ cd 00 10 11 01
00 0 1 2 1 3 1 1
abd
10 8 10 1 11 9
11 bcd
12 14 15 13
01 4 1 6 1 7 5 ac
S2 = a c + b c d + a b d
S1 es la negación de la suma de S0 y S2;

S0 S2 S1 = S 0 + S 2
0 0 1
0 1 0
1 0 0
1 1 (Condición que
no sucederá)
S0 = a c + a b d + b c d
S1 = S0 + S2 = S0 + S2 = S0 S2 = S0 S2
S2 = a c + b c d + a b d
a b c d ac ac+abd
ac+abd+bc d
ab abd S0
dc
bdc S0 S2
S1
ac ac+bcd
S2
bcd
bc ac+bcd+abd
abd
ab
9.
a b c d S
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 0
4 0 1 0 0 0
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 0
9 1 0 0 1 0
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 1

S:
ab \ cd 00 10 11 01
00 0 2 3 1
ac
10 8 1 10 1 11 9
11 1 12 1 14 1 15 1 13 ab
01 4 1 6 1 7 5
S=ac+ab=ac+ab=ac ab

2 C. I. 1 C. I.
(7408) (7400)
(7432)
10.
B. S. valor
a b c d C0 C1 C2 C3
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1
2 0 0 1 0 0 0 1 0
3 0 0 1 1 0 0 1 1
4 0 1 0 0 0 1 0 0
5 0 1 0 1 0 1 0 1
6 0 1 1 0 0 1 1 0
7 0 1 1 1 0 1 1 1
8 1 0 0 0 1 0 0 0
9 1 0 0 1 1 1 1 1
10 1 0 1 0 1 1 1 0
11 1 0 1 1 1 1 0 1
12 1 1 0 0 1 1 0 0
13 1 1 0 1 1 0 1 1
14 1 1 1 0 1 0 1 0
15 1 1 1 1 1 0 0 1
C0:
ab \ cd 00 10 11 01
00 0 2 3 1
10 1 8 1 10 1 11 1 9
a
11 1 12 1 14 1 15 1 13
01 4 6 7 5
C0 = a

C1:
ab \ cd 00 10 11 01
00 0 2 3 1
10 8 1 10 1 11 1 9 a bc
11 1 a bd
12 14 15 13
b c d
01 1 4 1 6 1 7 1 5
a b
C1 = a b c + a b d + b c d + a b
C2:
ab \ cd 00 10 11 01
cd
00 0 1 2 1 3 1
10 8 1 10 11 1 9 acd
11 12 1 14 15 1 13
01 4 1 6 1 7 5 ac
C2 = c d + a c + a c d
C3:
ab \ cd 00 10 11 01
00 0 2 1 3 1 1
10 8 10 1 11 1 9
d
11 12 14 1 15 1 13
01 4 6 1 7 1 5
C3 = d
Representar gráficamente con el mínimo número de circuitos integrados.
C0 = a
C1 = a b c + a b d + b c d + a b
C2 = c d + a c + a c d
C3 = d

▪ 7404 (4) NOT = 1 C. I.

▪ 7408 (11) AND = 3 C. I.
▪ 7432 (5) OR = 2 C. I. Total: 6 C. I.
▪ 7410 (6) NAND (3 entradas) = 2 C. I.

▪ 7400 (9) NAND (2 entradas) = 3 C. I. Total: 5 C. I.
▪ 7400 (7) NAND (2 entradas) = 2 C. I.

▪ 7410 (6) NAND (3 entradas) = 2 C. I.
▪ 7408 (1) AND = 1 C. I. Total: 5 C. I.
a b c d
a b c d
C0
abc
abd
C1
ab
bc d
abbc d abbc d=abbc d
ac
abd
C2
cd
C3

11.
a b c d B.S.
A1 A0 B1 B0 S0 S1 S2
0 0 0 0 0 0 0 0
1 0 0 0 1 1 0 1
2 0 0 1 0 1 1 0
3 0 0 1 1 1 1 1
4 0 1 0 0 0 0 1
5 0 1 0 1 0 0 0
6 0 1 1 0 1 0 1
7 0 1 1 1 1 1 0
8 1 0 0 0 0 1 0
9 1 0 0 1 0 0 1
10 1 0 1 0 0 0 0
11 1 0 1 1 1 0 1
12 1 1 0 0 0 1 1
13 1 1 0 1 0 1 0
14 1 1 1 0 0 0 1
15 1 1 1 1 0 0 0
S 0:
ab \ cd 00 10 11 01
abd
00 0 1 2 1 3 1 1
10 8 10 1 11 9 bcd
11 12 14 15 13
01 4 1 6 1 7 5 ac
S0 = a b d + b c d + a c
S 1:
ab \ cd 00 10 11 01
abc
00 0 1 2 1 3 1
10 1 8 10 11 9 ac d
11 1 12 14 15 1 13 abc
acd
01 4 6 1 7 5
S1 = a b c + a c d + a b c + a c d

S 2:
ab \ cd 00 10 11 01
bd
00 0 2 1 3 1 1
10 8 10 1 11 1 9
11 1 12 1 14 15 13
bd
01 1 4 1 6 7 5
S2 = b d + b d = b Å d
12.
C = 1, como en una puerta X NOR la salida es uno siempre que las entradas
sean iguales, entonces B = 1, y como en la X OR, para que la salida sea uno,
han de ser distintas, entonces A = 0.
f =(a Å b)(b Å c)c
a b c X
0 0 0 0 0
1 0 0 1 0
2 0 1 0 0
3 0 1 1 1
4 1 0 0 0
5 1 0 1 0
6 1 1 0 0
7 1 1 1 0
13.
Cuando L = 1 y C = 0 S = 1
Y cuando P = 1 y C = 1 S = 1
P C L
a b c S
0 0 0 0 0
1 0 0 1 1
2 0 1 0 0
3 0 1 1 0
4 1 0 0 0
5 1 0 1 1
6 1 1 0 1
7 1 1 1 1

a \ bc 00 10 11 01
0 1 bc
0 2 3 1
1 4 1 6 1 7 15 ab
S=bc+ab
14.
a b c d S
0 0 0 0 0 0
1 0 0 0 1 0
2 0 0 1 0 0
3 0 0 1 1 1
4 0 1 0 0 0
5 0 1 0 1 1
6 0 1 1 0 1
7 0 1 1 1 1
8 1 0 0 0 0
9 1 0 0 1 1
10 1 0 1 0 1
11 1 0 1 1 1
12 1 1 0 0 1
13 1 1 0 1 1
14 1 1 1 0 1
15 1 1 1 1 1
S:
ab \ cd 00 10 11 01
cd
00 0 2 1 3 1
ac
10 8 1 10 1 11 1 9 ad
ab
11 1 12 1 14 1 15 1 13
bd
01 4 1 6 1 7 1 5 bc
S=ab+ac+ad+bc+bd+cd=ab+ac+ad+bc+bd+cd=
=ab ac ad bc bd cd
En términos maxterm:
S=(a+b+c +d)(a+b+c +d)(a+b+c+d)(a+b+c +d)

(a+b+c+d)

ab \ cd 00 10 11 01
00 1 0 1 2 3 1 1
a + b + c
10 1 8 10 11 9 a + b + d
11 12 14 15 13 b + c + d
a + c + d
01 1 4 6 7 5
S=(a+b+c )(a+b+d)(a+c+d)(b+c +d)

UT03

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

UT03

Cargado por

Copyright:

Formatos disponibles

IES LUIS DE LUCENA. DEP.

UT3. TÉCNICAS DE SIMPLIFICACIÓN

UT03: Técnicas de simplificación -1-

(Términos maxterm: Productos de sumas de variables)

Ejercicio de clase: Montar el circuito de la figura y comprobar su tabla de

UT03: Técnicas de simplificación -2-

UT03: Técnicas de simplificación -3-

De modo que para montar éste circuito, necesitaremos.

UT03: Técnicas de simplificación -4-

2. REPRESENTACIÓN DE FUNCIONES MEDIANTE PUERTAS NAND.

3. SIMPLIFICACIÓN DE FUNCIONES MEDIANTE ALGEBRA DE BOOLE.

Es un método laborioso visto en el tema anterior. Se aplicarían las reglas vistas

UT03: Técnicas de simplificación -5-

1. Representación del circuito:

2. Representación del circuito con puertas NAND:

Solo necesitamos 1 C. I. 7400 (4).

UT03: Técnicas de simplificación -6-

No se suele usar porque es muy básico.

1. Tabla de verdad. Por ejemplo, la de una puerta OR.

3. Se realizan grupos de unos adyacentes en potencias de 2: 1, 2, 4,

UT03: Técnicas de simplificación -7-

1 2 3 S = a (la b la despreciamos porque cambia su valor)

4.2. Diagramas de Karnaugh de tres variables:

UT03: Técnicas de simplificación -8-

UT03: Técnicas de simplificación -9-

Supongamos una función que nos de un diagrama así:

4.3. Diagramas de Karnaugh de cuatro variables:

ab \ cd 00 10 11 01 Grupo {2, 3, 10, 11} b c

UT03: Técnicas de simplificación -10-

(Si está bien hecho, no se puede simplificar más)

ab \ cd 00 10 11 01 Grupo {0, 1, 4, 5} a c

UT03: Técnicas de simplificación -11-

=ab cd+abc d+ab c d+bc(a+a)=

=ab cd+abc d+ab c d+bc

Solo con puertas NAND sería:

=ab cd abc d abc d bc

UT03: Técnicas de simplificación -12-

UT03: Técnicas de simplificación -13-

S= ab c +abc +abc=ac (b+b)+abc =

UT03: Técnicas de simplificación -14-

▪ 1 C. I.: 7408 (2 AND)

Mientras que para: S = a c a c

▪ 2 C. I.: 7400 (5 NAND)

UT03: Técnicas de simplificación -15-

UT03: Técnicas de simplificación -16-

UT03: Técnicas de simplificación -17-

UT03: Técnicas de simplificación -18-

S3 es la negación de la suma de S1 y S2; (Siempre que R y V son 0, N es 1)

UT03: Técnicas de simplificación -19-

S1 es la negación de la suma de S0 y S2;

UT03: Técnicas de simplificación -20-

UT03: Técnicas de simplificación -21-

UT03: Técnicas de simplificación -22-

Representar gráficamente con el mínimo número de circuitos integrados.

UT03: Técnicas de simplificación -23-

▪ 7404 (4) NOT = 1 C. I.

▪ 7410 (6) NAND (3 entradas) = 2 C. I.

▪ 7400 (7) NAND (2 entradas) = 2 C. I.

UT03: Técnicas de simplificación -24-

UT03: Técnicas de simplificación -25-

f =(a Å b)(b Å c)c

UT03: Técnicas de simplificación -26-

S=(a+b+c +d)(a+b+c +d)(a+b+c+d)(a+b+c +d)

UT03: Técnicas de simplificación -27-