PROBLEMAS DE ELECTRÓNICA DIGITAL.

I.T. Telecomunicación (Sistemas de Telecomunicación). 1º curso.

Tema 1: Fundamentos.
Álgebra de Boole. Simplificación de Funciones Lógicas.

1.- Simplificar las siguientes funciones lógicas:

a) u = w + w x + yz
b) v = wx + x y + yz + x z
c) w = x( x + y ) + z + zy
d) f = A + AB + ( A + B)C + ( A + B + C ) D
e) g = AB + AC + BCD + D

2.- Demostrar las siguientes propiedades de la función XOR:

a) a ⊕ b = a ⊕ b
b) a (b ⊕ c) = ab ⊕ ac

3.- Una función de 3 variables f(a, b, c) ha de tomar el valor cero cuando la variable b se
encuentre en estado uno y la variable a no esté en estado uno. En los demás casos
posibles ha de adoptar el estado uno.
a) Realizar la tabla de verdad de esta función.
b) Obtener las expresiones canónicas de suma de productos y de producto de
sumas.
 PROBLEMAS DE ELECTRÓNICA DIGITAL.
I.T. Telecomunicación. 1º curso.
Tema 2: Circuitos Combinacionales.

1.- Diseñar un circuito con cuatro entradas (X, Y, Z, V) y dos salidas (F, G), lo más
sencillo posible, cuyo comportamiento quede descrito por las siguientes condiciones:
a) Si XY = 00, entonces F = Z y G = V.
b) Si XY = 01, entonces F = 0 y G = Z + V.
c) Si XY = 10, entonces F = ZV y G = 0.
d) Si XY = 11, entonces F = 1 y G = 1.

2.- En un registro de 4 bits cuyas salidas están disponibles al exterior, se almacena

información en código BCD.
a) Realizar la tabla de verdad de un circuito lógico que detecte si el número
contenido en el registro es mayor que 7 o menor que 3.
b) Minimizar la expresión algebraica de la función lógica obtenida a partir de la
tabla realiza en el apartado anterior.
c) Realizar la expresión mínima con puertas NAND.
d) Realizar la expresión mínima con puertas NOR.

3.- Diseñar un circuito digital que sea capaz de detectar temperaturas comprendidas
entre T1 y T2, por un lado, y entre T3 y T4 por otro, verificándose:
T1 < T2 < T3 < T4
Suponer que el sistema toma información a partir de cuatro sensores térmicos capaces
de detectar si la temperatura es mayor que una dada. Implementar el circuito con puertas
NAND. Implementarlo también con puertas NOR.

4.- Realizar un circuito lógico que tenga por entradas los 4 bits de un número en código
Gray, y por salidas 4 bits del número correspondiente en binario. Hacer lo mismo para
la situación contraria. Implementar ambos circuitos con puertas XOR.

5.- Un circuito lógico tiene 5 entradas y 1 salida. Cuatro de las entradas A, B, C y D

representan un dígito decimal en BCD. La quinta entrada es de control. Cuando el
control esté en 0 lógico, la salida estará en 0 lógico si el número decimal es par y en 1
lógico si es impar. Cuando el control esté en 1 lógico, la salida será 0 cuando la entrada
sea un múltiplo de 3. Diseñar el circuito.

6.- Se desea transmitir una información codificada en binario natural entre dos lugares
alejados físicamente. Para proteger al sistema frente a posibles errores en la transmisión,
se desea añadir un bit de paridad par. Diseñar el circuito lógico que genere dicha
paridad e implementarlo con puertas XOR.
 PROBLEMAS DE ELECTRÓNICA DIGITAL.
I.T. Telecomunicación. 1º curso.
Tema 3: Circuitos Combinacionales Integrados.

1.- Construir un decodificador de 6 líneas de entrada de dirección y 64 líneas de salida a

partir de 9 decodificadores ‘138.

2.- Sea un sistema digital que dispone de 16 líneas de petición de servicio activas en
baja. Diseñar un circuito que nos muestre a través de 2 displays el número de la línea de
petición de servicio de mayor prioridad activa en cada instante. Si no hay ninguna
activa, no mostrará nada. Hacer el diseño con dos codificadores de prioridad ‘148, dos
conversores de código ’48 y dos displays. Utilizar las puertas que sean necesarias.

3.- Se dispone de dos circuitos integrados. El primero de ellos contiene dos sumadores
completos de 2 bits, y el segundo es un multiplexor ‘151.
Utilizando los dos circuitos anteriores y los inversores que se precisen, diseñar un
circuito capaz de detectar la presencia de 3 y sólo 3 bits a “1” en palabras de 6 bits en
paralelo.

4.- Sea la función lógica de 4 variables:

f (a, b, c, d ) = ∑ (0,2,4,5,6,11,12,14)

Implementarla con un multiplexor ‘151 y un inversor.

5.- Un desplazador rápido es un circuito combinacional diseñado para desplazar una

palabra hacia la izquierda o hacia la derecha un cierto número de bits especificado.
Diseñad un desplazador rápido con una palabra de entrada X de 4 bits (X3X2X1X0), y
una palabra de salida Z de 4 bits (Z3Z2Z1Z0), que será la versión desplazada de X.
Además de la entrada X, el circuito desplazador debe disponer de las siguientes entradas
de control:
a) Una palabra M (magnitud) de 2 bits (C1C0), que indica, en binario natural, la
cantidad de posiciones que se debe desplazar la palabra X.
b) Un bit D (dirección), que define la dirección de desplazamiento (derecha e
izquierda se indicarán con “0” y “1”, respectivamente).
c) Un bit L (llenar), que define los datos que se introducirán en las posiciones
desocupadas por el desplazamiento (“0” y “1” iniciales o finales, según sea el
sentido de desplazamiento).
Utilizad los componentes combinacionales que sean necesarios y presentad el diagrama
completo, especificando claramente los terminales a los que se conectan las entradas y
salidas del circuito desplazador diseñado.
6.- Diseñar un circuito que realice la suma de un número A de 4 bits (a3a2a1a0) con el
mayor de los dos números B (b3b2b1b0) y C (c3c2c1c0). Los tres números están
codificados en el sistema binario natural. Si los números B y C son iguales, el resultado
ha de ser igual al número A. Utilizar para el montaje los circuitos combinacionales
integrados que sean necesarios.

7.- Diseñar un sumador aritmético en código BCD para números positivos de una cifra a
partir de dos sumadores integrados ’83 y las puertas lógicas que sean necesarias.
Generalizarlo para sumar números BCD de más de una cifra.

8.- Diseñar:
a) Un circuito sumador-restador de 3 bits y signo. Utilizar para ello un circuito
sumador ’83 y las puertas XOR que sean necesarias.
b) Un detector de rebasamiento para el sumador-restador del apartado anterior.
c) Un sumador-restador de 7 bits y signo con detector de rebasamiento.
 PROBLEMAS DE ELECTRÓNICA DIGITAL.
I.T. Telecomunicación. 1º curso.
Tema 4: Circuitos Secuenciales Asíncronos.

1.- El producto final de una Emisores

de luz
fabricación son barras
L
metálicas cuya longitud ha de Trampilla
ser inferior o igual a L. Para
Barra
hacer a selección del
producto terminado se utiliza Receptores
el sistema mostrado en la de luz
figura. Está constituido por
una cinta transportadora que x1 x2
hace pasar las barras entre SISTEMA z
SECUENCIAL MOTOR
dos detectores fotoeléctricos ASÍNCRONO
separados por una distancia L
y constituidos por un emisor y un receptor de luz. La salida de los receptores adopta dos
niveles de tensión diferenciados según esté o no una barra situada entre él y su emisor
receptivo. Se asigna por convenio el estado lógico 1 a la salida cuando la barra está
situada delante del detector y el estado 0 en caso contrario. Después del segundo
detector existe una trampilla accionada por un motor M. Si la barra tiene una longitud
mayor que L, se ha de excitar M y abrir la trampilla para dejar caer la barra; en caso
contrario no ha de excitarse M. Una vez comprobada la barra, el motor M ha de volver a
desexcitarse, y el sistema quedará preparado para una nueva detección.
Diseñar un sistema secuencial asíncrono cuyas entradas sean las salidas de los
detectores, que denominaremos x1 y x2, y cuya salida z accione el motor M al ponerse en
estado 1. Suponer que la distancia que separa dos barras sometidas a verificación es tal
que nunca podrá entrar una en la zona de detección mientras se está comprobando la
anterior.

2.- Una vía férrea con

tráfico en ambos x1
Carretera

sentidos se cruza con AUTÓMATA z

una carretera en la x2 ASÍNCRONO
cual se coloca una
barrera gobernada por D Detector M Detector D
la salida z de un
autómata asíncrono.
A 500 metros del
punto de cruce se
colocan dos
detectores x1 y x2, Vía férrea M
respectivamente. A Barreras
partir de un estado
inicial en el que z = 0, la salida deberá pasar al estado 1 cuando se acerque un tren en
cualquier sentido al rebasar su máquina los 500 metros del cruce y deberá volver al
estado 0 cuado el último vagón se aleje más de dicha distancia independientemente de la
longitud del tren. Diseñar dicho autómata asíncrono suponiendo que los trenes no van a
cambiar la dirección de su marcha, y que no puede haber más de uno en el cruce al
mismo tiempo.
3.- Diseñar un circuito secuencial asíncrono con 2 entradas D y C, y una salida Q, tal
que la salida se haga igual a D en el instante en que C pase de 0 a 1. En el resto de los
casos Q no debe cambiar. Suponer que las dos entradas D y C no pueden cambiar
simultáneamente. Implementar el circuito con biestables R-S constituidos por puertas
NAND.

4.- Un sistema secuencial asíncrono posee dos entradas de impulsos x1 y x2 (ambas

entradas no pueden estar nunca en estado 1 simultáneamente), y una salida z. A partir de
un estado inicial en el cual x1 = x2 = z = 0, la salida z ha de tomar el valor 1 si se aplican
dos impulsos sucesivos a la entrada x1 sin que se aplique ninguno a la entrada x2. La
entrada x2 actúa como entrada de inicialización. La salida volverá a 0 sólo cuando se
active x2. Se especifica que x1 y x2 no pueden cambiar simultáneamente.
 PROBLEMAS DE ELECTRÓNICA DIGITAL.
I.T. Telecomunicación. 1º curso.
Tema 6: Circuitos Secuenciales Síncronos.

1.- Por una entrada serie de datos, X, se recibe una cadena de bits. Diseñad un sistema
secuencial capaz de detectar la secuencia 110 en la línea X de datos serie, sincronizados
con una señal de reloj C, de forma que la salida Z del circuito sea 1 durante el período
en que se detecte el último bit de dicha secuencia, y 0 en cualquier otro momento.
a) Diseñad el diagrama de flujo como autómata de Moore.
b) Diseñad el diagrama de flujo como autómata de Mealy.
c) Implementad el circuito que resulte más sencillo de los dos, utilizando el
mínimo número de flip-flops J-K en el diseño.

Nota: Un ejemplo de funcionamiento de dicho sistema secuencial será:

X: ... 00011010110110111101 ...
Z: ... 00000100001001000010 ...

2.- Un circuito secuencial tiene dos entradas (X1, X2) y dos salidas (Z1, Z2). Las entradas
representan un número en binario natural N de 2 bits. Si el valor presente de N es mayor
que el valor inmediatamente anterior, entonces la salida Z1 se pone a 1. Si dicho valor es
menor, Z2 se pone a 1. En cualquier otro caso, Z1 = Z2 = 0. Suponer que el circuito se
inicializó hace tiempo.
a) Describir el diagrama de flujo del sistema como autómata de Mealy.
b) ¿Cuántos estados tendrá el circuito equivalente de Moore?
c) Diseñar el circuito con flip-flops tipo D activos con el flanco negativo de la
señal de reloj.

3.- Los números entre 0 y 3, expresados en binario natural, se transmiten en serie por
una línea de datos Y. Primero se transmite el bit más significativo, y la transmisión está
sincronizada con una señal de reloj. Se desea diseñar un circuito secuencial tal que la
salida Z nos entregue un 1 durante el tiempo del segundo bit si la combinación que llegó
a través de Y fue 0 ó 3, permaneciendo el resto del tiempo a 0. Por último, la entrada X
es la única que puede inicializar el sistema: X = 1 provoca el paso al estado inicial, y en
ese estado queda el sistema hasta que X = 0. En el momento que X = 0, de nuevo se
tratará de detectar el 0 o el 3 (X = 1 obliga a Z = 0).

X
Detector
Z
de 0 y 3
Y

Reloj
4.- Diseñar un divisor de frecuencia por 3 síncrono con flip-flops JK activados por el
flanco negativo.

5.- Diseñar un sistema secuencial capaz de detectar la secuencia 11010 en una línea X
de datos serie sincronizados con una señal de reloj C:
a) Con el mínimo número de flip-flops.
b) Con un registro de desplazamiento.

6.- Diseñar un generador de secuencias que, a partir de una señal de reloj C, produzca
las señales S1 a S8 que aparecen representadas en la figura. Utilizar para ello un
contador integrado ‘161, un decodificador integrado ‘138 y las puertas NAND que sean
necesarias.
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Reloj
S1

S2

S3

S4

S5

S6

S7

S8

7.- Construir un registro que permita realizar las siguientes operaciones: escritura desde
un bus, lectura a un bus, complemento, incremento y puesta a cero. Todas ellas deberán
ser síncronas salvo la de lectura. Implementarlo con flip-flops JK y la lógica que sea
necesaria.

8.- Diseñar un registro de desplazamiento de 4 bits con tres señales de control C2, C1 y
C0 tales que:
a) Si C2C1C0 = 000, el registro se pone a cero (reset).
b) Si C2C1C0 = 001, el registro desplaza a la derecha.
c) Si C2C1C0 = 010, el registro mantiene la información.
d) Si C2C1C0 = 011, el registro desplaza cíclicamente (rotación) a la derecha.
e) Si C2C1C0 = 100, el registro desplaza a la izquierda.
f) Si C2C1C0 = 101, el registro carga información en paralelo.
g) Si C2C1C0 = 110, el registro desplaza cíclicamente (rotación) a la izquierda.
h) Si C2C1C0 = 111, el registro se pone a uno (set).
Todas estas operaciones deben efectuarse en sincronismo con la señal de reloj. Efectuar
el diseño utilizando flip-flops tipo D y los combinacionales integrados que sean
necesarios.

9.- La siguiente figura muestra el diseño lógico de un contador asíncrono de rizado

realizado con flip-flops JK activados por el flanco de bajada, pertenecientes al integrado
74LS92. A partir del análisis del circuito, realizad y explicad detalladamente el
diagrama de secuencias para las señales Q0, Q1, Q2, Q3 a partir de la señal de reloj del
primer flip-flop, C0. Suponed que el contador se ha inicializado en el estado
Q0=Q1=Q2=Q3 =0. ¿Cuál es el módulo del contador? ¿Cuál es la secuencia de estados
internos?

“1” “1”
Q0 Q1 Q2 Q3

J0 Q0 J1 Q1 J2 Q2 J3 Q3
C0 FF0 C1 FF1 C2 FF2 C3 FF3
K0 Rd0 Q0 K1 Rd1 Q1 K2 Rd2 Q2 K3 Rd3 Q3
Clock “1” “1”

Inicialización

10.- Diseñar un contador binario síncrono de módulo 16 con flip-flops JK activados por
flanco. Generalizar el montaje para cualquier contador de módulo 2n, con n entero.

11.- Construir un circuito secuencial con una entrada asíncrona X y una salida S tal que
al introducir un pulso por X, en S aparezca un pulso en sincronismo con una señal de
reloj y de anchura igual a su período, independientemente del tiempo en el que X se
mantenga en 1. Hacer el diseño:
a) Con el mínimo número de flip-flops.
b) Con un registro de desplazamiento.