SEP SES TecNM

INSTITUTO TECNOLÓGICO DE TOLUCA

“ELECTRONICA DIGITAL”

Contador ascendente y descendente con flip-flop y HDL

PRESENTA:
AYALA JARDÓN ADRIANA VALERIA
JASSO ROQUE FRANCISCO JAVIER
LARA MENDOZA EDWIN
TREJO HUERTAS FATIMA

PROFESOR:
REYES GONZALEZ MARCO ANTONIO

METEPEC, ESTADO DE MÉXICO, 24 de NOVIEMBRE de 2021

INTRODUCCION

El objetivo de estas prácticas es realizar el circuito ascendente y descendente de un contador

usando flip-flops y luego HDL para lograr un mejor entendimiento de ellos así como la
programación correcta utilizando algunos reset.

MARCO TEORICO

Contador digital: Es todo circuito o dispositivo que genera una serie de combinaciones a sus
salidas sincronizadas por una señal de reloj externa.

CONTADOR ASINCRÓNICO: Formado en principio por Flip-Flops y lógica combinatoria

adicional. Se llaman así ya que la señal externa de reloj en general se conecta a la entrada de
un solo Flip-flop y se propaga luego internamente. La ventaja es su sencillez. Su principal
desventaja es su limitada velocidad de respuesta que depende fuertemente de la cantidad de
bits que maneje.

Dado que la señal de reloj de cada FF se obtiene de la salida del FF anterior existe una cadena
de retardos en las respuestas. El primer FF es que reacciona mas rápido al cambio del CLK y
así sucesivamente por lo que el último FF es el que define la velocidad de respuesta del
contador. A mayor número de bits, mayor retardo. Los peores casos son para los conteos en
donde cambia el FF mas significativo (el último).
Dado que la señal de reloj de cada FF se obtiene de la salida del FF anterior existe una cadena
de retardos en las respuestas. El primer FF es que reacciona más rápido al cambio del CLK y
así sucesivamente por lo que el último FF es el que define la velocidad de respuesta del
contador. A mayor número de bits, mayor retardo. Los peores casos son para los conteos en
donde cambia el FF más significativo (el último). Existen los denominados códigos inválidos
que son valores en las salidas que están todavía en transición. Por ejemplo,en el pasaje de
conteo de 3 a 4 y de 7 a 8, Q2 cambia y se generan las respuestas más lentas (3 retardos de
FF).

DESARROLLO

Contador ascendente y descendente FLIP - FLOP.

Contador ascendente y descendente – HDL.

CONCLUSIONES

Luego de haber concluido las practicas logramos alcanzar los objetivos principales los cuales
eran comprender mejor el funcionamiento de ambos circuitos utilizando Flip-Flops y después
utilizando HDL para programar el funcionamiento de las salidas.
REFERENCIAS

1. Microsoft PowerPoint - Tema 5 Contadores 2009.ppt (unlp.edu.ar)

2. Binary Counter (gsu.edu)
3. https://www.usc.edu.co/files/LABORATORIOS/GUIAS/INGENIERIA/INGENIERIA%20
EN%20SISTEMAS/CIRCUITOS%20DIGITALES%20%20I/CIRCUITOS%20CONTAD
ORES.pdf