Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Grupo: 5T1-CO.
Taller #2
A nuestro grupo le tocó investigar acerca de la arquitectura BSP, y
seleccionamos la actividad de cambiar la letra a una canción que nos
sirve para representar el paralelismo que caracteriza este tipo de
arquitectura.
Arquitectura BSP (SIMD):
El BSP fue un intento comercial realizado por Burroughs Corporation más allá del Illíac-IV
para satisfacer la creciente demanda de computadoras científicas y de ingeniería a gran
escala. Mejora en muchos aspectos el diseño Illiac-IV. A continuación, describimos la
arquitectura paralela del BSP y su organización de memoria libre de conflictos. Aunque
Burroughs ha suspendido el BSP, es una supercomputadora de matriz bien diseñada de la
que aún podemos aprender mucho. El BSP extend es la capacidad de procesamiento de la
matriz del llliac-IV a una máquina Fortran de vectorización. Con una velocidad máxima de
50 megaflops, el BSP fue diseñado para realizar cálculos a gran escala en los campos de
predicción numérica del tiempo, energía nuclear, procesamiento de señales, análisis de
estructuras y modelado econométrico.
La
Características:
La memoria de archivos es un semiconductor de almacenamiento secundario se carga con
los archivos de tareas BSP del administrador del sistema. Estas tareas se ponen en cola
para su ejecución por el procesador de control. La memoria de archivos es el único
dispositivo periférico bajo el control directo de BSP; todos los demás dispositivos
periféricos son controlados por el administrador del sistema. Los archivos Scratch y los
archivos de salida producidos durante la ejecución de un programa BSP también se
almacenan en la memoria de archivo antes de pasar al administrador del sistema para su
salida al usuario. La memoria está diseñada para tener una alta tasa de transferencia de
datos, lo que alivia en gran medida el problema del límite de E / S. "En resumen, los
cómputos concurrentes en el BSP son posibles gracias a cuatro tipos de paralelismo"
1. La aritmétrica paralela realizada por los 16 elementos aritméticos.
2. La memoria busca y almacena, y la transmisión de datos entre la memoria y los
elementos aritmétricos.
3. Indexación, longitud del vector y control de la red de cómputo en el controlador del
procesador paralelo.
4. La generación de descripciones operativas de vectores lineales por el procesador
escalar
Los 16 AE operan sincrónicamente bajo el control de una única secuencia de micro "en
modo SIMD. Cada AE tiene sólo los operadores más primitivos conectados. La palabra de
control tiene 100 bits de ancho. Además de ser una máquina de punto de cierre, el AE
también tiene una capacidad no numérica sustancial ". "Sumar, restar y multiplicar en
coma flotante cada uno toma dos relojes de memoria. El uso de dos relojes equilibra el
ancho de banda de la memoria con el ancho de banda AE para operaciones triádicas. Una
operación triádica se define como tener tres operandos y un resultado. La división de
coma flotante (que requiere 1200 ns) se implementa generando el recíproco en una
iteración de Newton-Raphson. Existen ROM en cada AE para dar "