SISTEMAS DIGITALES II

Introducción.

En los circuitos digitales lógicos, las salidas dependen únicamente de las entradas; los circuitos secuenciales, son también
un tipo de circuito lógico solo que su respuesta depende también de la salida anterior.

Para entender este último concepto, se podría decir que la salida siguiente (Qt+1) se determinará por la salida actual (Qt)
junto con las entradas en ese mismo instante de tiempo (S, R, J,K,D,T).

El circuito básico es el Latch set – reset, el cual consiste en un arreglo de compuertas NOR o NAND con realimentación y
esto último, es lo que hace posible que un Latch sea capaz de almacenar o memorizar un bit.

LATCH SET- RESET CON COMPUERTAS NOR

Entradas Salidas
R S Q Q /Q
0 0 0 0 1
0 0 1 1 0
0 1 0 1 0
0 1 1 1 0
1 0 0 0 1
Figura 1.1 Circuito básico (activo en alto) 1 0 1 0 1
1 1 0 0 0
1 1 1 0 0
Figura 1.2 Tabla de verdad en función de Q

Mediante el análisis del circuito se llena la tabla de verdad (figura 1.2). La “Q” considerada en las entradas es el valor cero
o uno de la salida presente en el instante del análisis y que está realimentando, conocido también como “Qt”. La “Q”
considerada a la salida, será el estado resultante o siguiente “Qt+1”.

Entradas Salidas
R S Qt Qt+1 /Qt+1
0 0 0 0 1
0 0 1 1 0
0 1 0 1 0
0 1 1 1 0
1 0 0 0 1
1 0 1 0 1
1 1 0 0 0
1 1 1 0 0

Figura 3. Tabla de verdad en función de las salidas Qt y Qt+1

 SISTEMAS DIGITALES II

A partir de la tabla de verdad se obtiene la función para Q y /Q:

Q= /R/S Q + /R S /Q + /R S Q

Q= /R Q (/S + S) + /R S /Q

Q= /R Q (1) + /R S /Q

Q= /R Q + S /R /Q

Q= /R (Q + /Q S)

Q= /R (Q + S)

Q= /R Q + /R S ó Qt+1= /R Qt + /R S

/Q= /R/S /Q + R/S /Q + R/S Q

/Q= /S /Q (/R + R) + R/S Q

/Q= /S /Q (1) + R/S Q

/Q= /S /Q + R/S Q

/Q= /S (/Q + Q R)

/Q= /S (/Q + R)

/Q= /S /Q + R /S ó /Qt+1= /S /Qt + R /S

Si se observa la tabla de verdad, se aprecia que las salidas se repiten para las entradas de R y S (sin importar el valor de
Q o Qt), salvo cuando estas son igual a cero y en ese caso dependen del valor de Qt

R S Qt Qt+1 /Qt+1
0 0 0 0 1
0 0 1 1 0
0 1 0 1 0 R S Qt Qt+1 /Qt+1
0 1 1 1 0 0 0 0 0 1
1 0 0 0 1 0 0 1 1 0
1 0 1 0 1 0 1 *X 1 0
1 1 0 0 0 1 0 *X 0 1
1 1 1 0 0 1 1 *X 0 0

Figuras 4 y 5. Tablas de verdad del Latch Set – Reset en base a Qt y Qt+1, para fines aclarativos.

*X: estado o condición conocida como “no importa”, en este caso, la salida es la misma para el valor cero o uno.
 SISTEMAS DIGITALES II

Finalmente, podemos llegar a la versión más simplificada de la tabla de verdad:

R S Qt+1 /Qt+1 Descripción del estado de las salidas

0 0 Qt /Qt Sin cambio
0 1 1 0 Inicialización (Set)
1 0 0 1 Reinicialización (Reset)
1 1 0 0 No permitido o inválido

Figura 6. Tabla del Latch Set- Reset con descripción

El estado “Sin cambio”, se refiere a que la salida se mantiene fija, si Qt era igual a cero, la salida se mantendrá en cero
Qt+1 = Qt = 0; por el contrario, si Qt era igual a uno, se mantendrá en uno Qt+1 = Qt = 1. Este es el concepto de memoria o
almacenamiento de un bit: cambia la entrada y no cambia la salida.

La Inicialización o preinicialización o “Set”, se refiere a que se activa o pone en nivel alto la salida Qt+1. Se dice que Q sigue
a la entrada “S” (también llamada Set redundantemente) y como este Latch es activo en alto, si S=1 entonces Q=1.

La Reinicialización o borrado o “Reset”, se refiere a que se desactiva o pone en nivel bajo la salida Q o Qt+1. Como /Q sigue
a la entrada “R”, si R= 1 entonces /Q= 1.

Nótese que los dos estados anteriores, de inicialización y borrado, se producen cuando las entradas de R y S son diferentes.

El estado no permitido o inválido, es un estado no deseado porque se busca tener salidas complementadas, sin embargo
esto es resultante de la simplicidad del Latch.

EN RESUMEN DEL LATCH RS O SET-RESET ACTIVO EN ALTO:

Circuito básico y función de salida Símbolo Tabla de verdad

R S Qt+1 /Qt+1
0 0 Qt /Qt
0 1 1 0
1 0 0 1
1 1 0 0

Q= /R Q + /R S