Documentos de Académico
Documentos de Profesional
Documentos de Cultura
PRÁCTICA 4
SISTEMAS SECUENCIALES
1. Construye un biestable RS síncrono activo por nivel alto mediante puertas lógicas. El
circuito debe estar compuesto únicamente por puertas NAND. Implementa el diseño
mediante LogiSim y comprueba que el funcionamiento es correcto.
Ahora que el reloj está en 0, Q se quedará como está, y aún que cambiemos R o S las salidas
quedarán igual.
Ahora si cambiamos el reloj a 1, veremos los cambios que produce en las salidas:
Vemos que al estar Reset a 1, la salida será 0, y la negada 1.
2. Modifica el circuito del ejercicio anterior y añádele entradas de Preset y Clear activas a
nivel bajo. Comprueba que estas entradas asíncronas prevalecen sobre las síncronas.
Este sería el circuito del ejercicio 2, como tiene que estar activo a nivel bajo, el reloj tiene que
estar a 0 para que funcione el circuito.
En el siguiente caso, hemos puesto la entrada R a 1, pero como vemos, no ha pasado nada. El
circuito no ha cambiado.
Entonces tendremos que activar el preset para que vaya:
Si lo hacemos con S (Set) será justo igual, tendremos que activar el clear para que vaya.
En este circuito tendrían que haberse activado las salidas contrarias, pero como esta vez
hemos hecho un circuito síncrono con entradas asíncronas, el circuito no funcionará bien.
3. Coloca un biestable JK de los que dispone LogiSim en el área de trabajo y comprueba e
identifica la funcionalidad de cada una de sus entradas y salidas. Escribe una tabla de verdad
que las comprenda. Utiliza el elemento “Reloj” para proporcionar la señal necesaria en su
entrada de reloj.
Clk Cl Pr J K Q(t+1)
X 1 0 X X 0
X 0 1 X X 1
X 1 1 X X ¿?
0/1 0 0 X X Q(t)
0 0 0 0 Q(t)
0 0 0 1 0
0 0 1 0 1
0 0 1 1 ¬Q(t)
Esta es la tabla de verdad que se obtiene del biestable JK con las entradas Preset y Clear
asíncronas.
a) Grafo de estados con indicación de qué representa cada uno de los estados
representados.
A B C
A A/00 B/00 C/00
B B/00 C/00 A/10
C C/00 A/10 A/11
Q1 Q2
A 0 0
B 0 1
C 1 0
d) Tabla de estados codificada.
m1 m0 q1 q0 Q1 Q0 p d j1 k1 j0 k0
0 0 0 0 0 0 0 0 0 X 0 X
0 0 0 1 0 1 0 0 0 X X 0
0 0 1 0 1 0 0 0 X 0 0 x
0 0 1 1 X X X X X X X X
0 1 0 0 0 1 0 0 0 X 1 X
0 1 0 1 1 0 0 0 1 X X 1
0 1 1 0 0 0 1 0 X 1 0 X
0 1 1 1 X X X X X X X X
1 0 0 0 X X X X X X X X
1 0 0 1 X X X X X X X X
1 0 1 0 X X X X X X X X
1 0 1 1 X X X X X X X X
1 1 0 0 1 0 0 0 1 X 0 X
1 1 0 1 0 0 1 0 0 X X 1
1 1 1 0 0 0 1 1 X 1 0 X
1 1 1 1 X X X X X X X X