lOMoARcPSD|2042485

Tema 11 - Regimen de Trabajo II

Arquitectura y organización de la computadora (Universidad Nacional del Callao)

StuDocu no está patrocinado ni avalado por ningún colegio o universidad.

Descargado por Joselyn Apaza Fernández (meka.diuni@hotmail.com)
 lOMoARcPSD|2042485

TEMA 11 REGIMENES DE TRABAJO DE LA MEMORIA DE LA

COMPUTADORA

Para una efectiva organización de la memoria se usa el régimen de trabajo con capas y el
régimen de paginación de la DRAM.

11.1Creación de Capas de Memoria.-

Generalmente cuando se divide la memoria en capas se utiliza el principio de

direccionamiento en serie. Las capas están formados por bancos de memoria. El espacio de
direccionamiento del primer banco de memoria se encuentra después del espacio de
direccionamiento del banco 0 de memoria.

Esto permite incluir en el sistema un volumen mínimo de memoria realizado en un banco

y aumentar el volumen de memoria agregando un 2do banco.
La estructura de la organización de la memoria con direccionamiento en serie se
representa en el dibujo 11.1

0Kb Banco 0 Banco 0 000000h

512Kb Byte superior Byte superior 07FFFFh
Banco 1 Banco 1 080000h
640Kb Byte inferior Byte superior 09FFFFh

11.1 Organización de la memoria en bancos con direccionamiento en serie.

Con este método de direccionamiento los bancos de memoria pueden tener diferentes
volúmenes.

Durante el acceso en serie hacia la memoria es necesario mantener la señal RAS durante
el tiempo de recarga (Regeneración). Este tiempo es aproximadamente el 30% de la longitud del
ciclo de acceso a la memoria, por ello es necesario crear retrasos entre los ciclos de acceso a la
memoria. El diagrama con respecto al tiempo de un ciclo de acceso a la memoria en serie se
representa en el gráfico 11.2

T acceso

T ciclo T rege

RAS0 t

CAS0 t

Datos <D0> <D0> <D0>

RAS1 t

CAS1 t

11.2 Diagrama con respecto al tiempo del acceso a la memoria en serie.

T acceso=tciclo + t regeneracióon
RAS- Inicio de ciclo de acceso a la memoria

Descargado por Joselyn Apaza Fernández (meka.diuni@hotmail.com)

 lOMoARcPSD|2042485

CAS- Lee los datos/ escribe

El Período de acceso a la memoria Tacc es igual al ciclo de la memoria Tciclo mas el

tiempo de regeneración Treg.

Para disminuir el acceso a la memoria se usa el régimen en capas de la memoria. Este

régimen realiza el direccionamiento paralelo de los bancos de memoria con desplazamiento de
una palabra. Esto significa que en el capa CERO (0) se encuentran las palabras pares y en el capa
UNO (1) las palabras impares.

El Capa cero es elegido cuando A0=0. El Capa uno es elegido cuando A0=1.

En este régimen las capas de memoria deben ser iguales. La estructura de la organización
en capas se ve en el gráfico 11.3 y el diagrama en función del tiempo en el gráfico 10.4.
0Kb
0Kb
000000h
000002h
000004h
Banco 0 Banco 000006h
1 Banco 1
000008h
Byte Banco 2
Byte 00000Ah
Byte
Inferior Byte
BanBsadfsad000
Superior Inferior
Superior

09FFF4h
09FFF6h
09FFF8h
09FFFAh

09FFFCh
64Kb 09FFFeh
64Kb
-A0 OE
OE
+A0

B. Datos
MD0- MD15

11.3 Esquema estructural de la organización de la memoria en capas de 2 bancos.

T ciclo T rege

RAS0 t

CAS0 t

Datos <D0> <D1> <D0> <D1> <D0>

RAS1 t

Descargado por Joselyn Apaza Fernández (meka.diuni@hotmail.com)

 lOMoARcPSD|2042485

CAS1 t

11.4 Diagrama de Acceso a la memoria con utilización de 2 bancos.

Utilizando este tipo de acceso las señales RAS de los dos bancos de memoria trabajan de
tal manera, que el tiempo de recarga (trecarga) de un banco se usa para activar la señal RAS del
otro banco. Esto es necesario para accesos en serie los cuales deben ser divididos entre dos bancos.
Para los accesos que no son en serie es necesario crear pausas de espera para recargar el
banco de memoria (trecarga).Cuando se realiza accesos en serie hacia los bancos de memoria el
período de acceso (Tacce) es igual al ciclo de memoria (Tciclo) mas el tiempo que demora hasta
iniciar la siguiente instrucción.
Cuando se usa 4 bancos de memoria al banco 0 se elige cuando A1 y A2 son iguales a 0, el primer
banco cuando A es igual a 1 y A2 es igual a 0, el segundo banco cuando A1=0 y A2=A1 y el
tercer banco cuando A1=1 y A2=1.
La estructura de organización de memoria con 4 bancos se representa en la figura # 11.5

MD0- MD15
00002h
00000h 00002h
Banco 0 Banco 1
00008h 0000Ah 00004h 000006h
Banco 2 Banco 3
0000Ch 0000Eh

-A0 OE A0 OE
-A1 & -A1 &
-A0 OE A0 OE
A1 & A1 &

11.5 Esquema estructural de la organización de la memoria con 4 bancos

11.2 Régimen de Paginación.

El trabajo de la memoria en régimen de paginación es cuando los circuitos integrados CI

de la memoria trabajan en régimen de paginación , cuando la dirección de la página(fila) aparece,
se conserva la fila en trigeres con la señal -RAS para luego leer los datos necesitados con la señal
CAS.
En la figura 11.6 se representa el diagrama de trabajo de la memoria en régimen de
paginación .
En este régimen es posible la selección de la fila de los trigeres(flip-flops) (direcciones
en serie de las columnas) sin necesidad de la fila. El periodo de regeneración de la fila se realiza
solamente cuando se pasa hacia otra página o cuando se regenera la RAM Dinámica.
Ya que el tiempo de regeneración de la fila (Tregfila) es pequeño, existe la posibilidad de
una selección rápida de la columna necesaria en el interior de la fila seleccionada. Generalmente
el tiempo de acceso hacia la memoria en régimen de paginación es la mitad del tiempo de
selección en el régimen común.

Descargado por Joselyn Apaza Fernández (meka.diuni@hotmail.com)

 lOMoARcPSD|2042485

Para DRAM de tipo de 256Kb la medida de la fila es de 512 bit y cuando se organiza la memoria
de dos bytes la página es de 1Kb, y cuando se combina con creación de bancos la medida de la
página aumenta en la cantidad de bancos utilizados en paralelo.
Cuando se combina el régimen de paginación y la creación de dos bancos la medida de la
pagina aumenta de 1Kb a 2Kb y la posibilidad de que el programa se encuentre en los límites de
una página aumenta. Esto permite excluir los pulsos de espera de MP cuando se elije el código
del programa cuando se usa memorias lentas. En la figura 11.7 se representa un diagrama en
función del tiempo cuando se usa el régimen combinado.
TEMA 12 MEMORIA OPERATIVA

La Memoria Principal de la computadora recibe el nombre de RAM ó memoria

de Acceso (Random Access Memory) está predestinada para la conservación de
códigos del programa y datos cuando la computadora esta encendida, esto quiere decir
que necesita fuente de alimentación. 1

La memoria esta constituida por un conjunto de celdas organizadas en filas y

columnas, donde cada una de las celdas tiene una dirección por lo que puede ser
accedida directamente en cualquier momento.

Contiene los Chips con los elementos o circuitos integrados que le permiten
almacenar siempre temporalmente tanto el Sistema Operativo, los programas de
Aplicación, los programas compiladores ó Ensambladores de Lenguajes y los datos de
toda tarea.

La memoria de la computadora desde un punto de vista físico se clasifica en:

 Memoria de Lectura y Escritura(RAM)
 Memoria de solo Lectura(ROM)

Todas las memorias incluyen un bus de direcciones(todos pines de entrada) cuyo

tamaño varia según la capacidad de memoria. Incluyen un bus de datos(con salida
triestado) que suele ser de 1,2,4,8,16 etc. Pines; serán pines de solo salida en la
memoria ROM y de E/S en la RAM, ademas de varios pines de control que serán
diferentes según el tipo de memoria.

12.1 Operativa Dinámica y Estática.

Existe dos tipos de Memoria Operativa que son:

 Memoria Operativa Dinámica (DRAM – Dynamic Random Access Memory)
 Memoria Operativa Estática(SRAM – Static Random Access Memory).

En la memoria Operativa Dinámica (DRAM) es necesario realizar un refresco de

los datos que tienen almacenados cada cierto tiempo para que el circuito integrado
recuerde los datos que tieene, por ello se debe regenerar cada 3-7 ns de lo contrario los
datos se pierden. La regeneración es llevada a cabo por el mecanismo de regeneración
que consiste en leer y volver a reescribir con la frecuencia indicada.

En esta memoria como elemento de memoria se usa condensadores

microscópicos, los cuales cuando están cargados representa la conservación del 1
lógico, y el condensador descargado el número binario "0". En el proceso de lectura-
escritura el condensador se recarga, pero cuando no existe accesos a la memoria la
carga desaparece.

1
Arquitectura y organización del computador Ing. Sally Torres

Descargado por Joselyn Apaza Fernández (meka.diuni@hotmail.com)

 lOMoARcPSD|2042485

Por esta razón con la DRAM se necesita un circuito complementario de control,

el cual permita regenerar periódicamente cada elemento de memoria. Además la DRAM
trabaja más lento que los SRAM. Esto sumado al intervalo de retraso (espera) para la
regeneración (recarga) entre accesos en serie, que recargan los condensadores lo hace
aún mas lento. Pero sin embargo los DRAM son más usados ya que son mas pequeños
y menos costosos.

Ventajas y desventajas:

 Permite la construcción de memorias degran capacidad a un costo menor

que la SRAM como contrapartida el refresco de los datos entorpece el acceso
a la memoria, disminuyendo la velocidad.
 Se utiliza habitualmente como memoria Principal RAM de las computadoras.

12.1.1 Memoria SRAM.-

La memoria estática SRAM no requiere regeneración y no pierde la información

pero son mas complejos los elementos de memoria, por ello es más dificil construir
circuitos integrados de gran capacidad, por lo tanto son mas costosas, y se usan para
la organización de memoria cache en la computadora ya que a la fecha aún es inviable
utilizar SRAM como memoria principal de una computadora; estas memorias no son
muy grandes (32, 128, 256, 512 los últimos ) pero deben ser de alta rapidez en el
acceso.2

12.2 Esquema estructural de la Memoria Dinámica (DRAM).

En la figura 12.1 se muestra el esquema estructural del CI de la DRAM.

La dirección en CI se da en dos pasos. Inicialmente en las líneas A0-A9 se pone

8 a 10 bits de dirección (depende del tipo de circuito integrado) y se fijan en CI con la
señal de fijación de la dirección de la fila RAS. Los bits faltantes se entregan a través de
las mismas lineas A0-A9 y se fijan en el CI con la señal de fijación de las columnas CAS.
La señal de permiso de escritura WE indica la operación que se ejecuta, que puede ser
de escritura o lectura. El bit que se escribe se toma de la línea DIN, y el bit que se lee
de la salida DOUT.

 DIN
DOUT
Dirección A0-A7 64Kb
A0-A8 256Kb
A0-A9 1Mb

 -RAS
Control -CAS
 -WE

Fig. 12.1 Esquema estructural de la Memoria Operativa Dinámica(DRAM)

La estructura interna del CI DRAM se presenta en la figura 12.2

Los elementos de memoria están organizados en forma de matriz. La dirección
de la fila elige la fila de esta matriz, y la dirección de la columna elige la columna de la

2
Arquitectura y organización del computador Ing. Sally Torres

Descargado por Joselyn Apaza Fernández (meka.diuni@hotmail.com)

 lOMoARcPSD|2042485

matriz. Además existen en el CI flip-flops que conservan las direcciones de la fila y de

la columna. También existen flip-flops para conservar una fila completa (Página de
régimen de Paginación ). El ciclo de memoria se inicia con la señal activa -RAS. La señal
RAS fija la dirección de la fila en los flips-flops, y la dirección de la fila se descifra y se
elige una linea de palabras. Todos los elementos de memoria de la fila se leen al mismo
tiempo y se fijan en la fila del flip-flop. La petición (lectura) de los elementos de la fila
destruye la información de la memoria, por esto el CI refresca(repone) los elementos de
la fila desde los flip-flop, al mismo tiempo que se entrega la información al sistema.Este
tiempo es el tiempo de recarga de la fila.

La señal -CAS fija la dirección de la columna en los flip-flops. Luego la dirección

de la columna se descifra y se elige un bit de la fila selecta el cual aparece en la salida
DOUT. El ciclo de memoria concluye cuando la señal -RAS se desactiva. Después de
la cual inicia el intervalo de regeneración. Si la señal WE en el intermedio del ciclo de la
memoria cambia de pasiva a activa (de lectura a escritura), el bit de entrada DIN
cambia el bit direccionado en la fila del flip-flop. Este nuevo bit cambia el bit anterior en
la matriz, cuando se repone la fila del flip-flop a la memoria. Estos ciclos se llaman "ciclos
de lectura/modificación/escritura.

La regeneración de la DRAM se realiza activando la señal -RAS, cuando la señal

-CAS es pasiva y no existe la señal WE.3

La regeneración de la fila se realiza sin cambio de su contenido y sin dar la señal

de salida. Por lo tanto para regenerar toda la memoria se necesita la cantidad de
operaciones de memoria, como la cantidad de filas en la matriz de la memoria.

En la tabla 11.1 se muestra las características de la DRAM con una organización

de 1Mb X 1 bit. En el gráfico 12.3 Se muestra el diagrama de tiempo de trabajo del
circuito integrado de memoria en el régimen de lectura y escritura.

12.3 Memoria Estática(SRAM)

Para los sistemas modernos realizados en base a MP 386 y superiores, se tiende

a aumentar la rapidez de la memoria operativa. Ello se consigue utilizando memoria
cache, las cuales son fabricadas utilizando memoria estática con un tiempo de selección
hasta de 25 ns (la DRAM=60 ns mínimo).

Con esto se puede realizar instrucciones de acceso a la memoria sin tactos de

espera, si la dirección seleccionada se encuentra en la memoria cache. Cuando se
cambia la dirección del segmento durante el acceso a la memoria el contenido de la
memoria cache se renueva automáticamente. El control de la carga y trabajo de la
memoria cache lo realiza el controlador de la memoria cache (MC385 y superiores de la
firma INTEL) .

La memoria estatica es bastante sencilla de utilizar ademas de los buses de

datos y direcciones comentadas, incluyen los siguientes pines de control:

 -CS ó –CE.- (Chip select o chip Enable). La activación de este pin hará que
la memoria empiece a trabajar decodificando la dirección del bus de
direcciones y poniendo o tomando la información del bus de datos.
 -OE.- (output Enable) Sirve para indicar que se esta en un ciclo de lectura,
por lo que la memoria debe poner una palabra en el bus de datos.

3
Arquitectura y organización del computador Ing. Sally Torres

Descargado por Joselyn Apaza Fernández (meka.diuni@hotmail.com)

 lOMoARcPSD|2042485

 -WE.-(Write Enable) Indica que se esta en un ciclo de escritura, Esta entrada

y la anterior (-OE) no se deben activar simultaneamente.

El conjunto de pines y un diagrama de tiempo de lectura se aprecia en el grafico

12.4 y 12.5. Las memorias RAM estaticas (SRAM) retienen los datos todo el tiempo que
reciben alimentación. Debido a que no se requiere ninguna acción especial (excepto la
alimentación) para retener los datos almacenados.

12.4 Memorias ROM(Read Only Memory).

Exiten diversos tipos entre ellas tenemos:

 EEPROM- (Electricaly erasable Programmable read Only Memory)
 EPROM – (Erasable Programmable read Only Memory).
 PROM - (Programmable read Only Memory).
 ROM – ( read Only Memory)

Todas las memorias de este tipo tienen la particularidad de no perder la información

cuando se les deja de alimentar, pero presentan inconvenientes que necesitan aparatos
especificos (Grabadores de EPROM, EEPROM) Para grabar la información en ellas.
Esta operación necesita un previo borrado de la información. Según sea el tipo de ROM
el borrado se hará de diferentes maneras:

 ROM y PROM-No pueden ser borradas y se graban en el proceso de fabricación.

 EPROM- Suelen presentar una ventana en el circuito integrado que permite que su
información se borre cuando se le expone a la luz ultravioleta durante cierto tiempo.
 EEPROM- A diferencia de la anterior su borrado se realiza sometiendola a ciertas
señales eléctricas.

Existen memoria EPROM de diferentes capacidades (1K*8;16K*8; 32K*8; 64K*8);

todas ellas tienen un conjunto de pines muy parecido al de las memorias SRAM siendo
la única diferencia importante que no incluye señal –WE, pero presentan una señal que
se emplea en la fase del grabado Vpp. En el gráfico 12.6 se ilustra la memoria EPROM,
la cual contienen 11 entradas de direcciones y 8 salidas de datos, en el gráfico 12.7 se
muestra el diagrama de temporización de la EPROM (2716) Los datos solo aparecen en
las conexiones de salida hasta después de hacer un cero lógico en las terminales –CS,
se debe tener en cuenta que el terminal Vpp debe colocar un 1ógico para que la EPROM
lea los datos.

El tiempo de acceso (Tacc) a la memoria se mide desde la aparición de la

dirección en las entradas de dirección hasta la aparición de los datos en las conexiones
de salida.4

Se puede concluir que la diferencia principal entre una ROM y una RAM es que
en la Ram se escribe el funcionamiento normal mientras que en la ROM se programa
fuera de la PC y por lo general solo se lee.

12.5 Empaquetado de memoria.

Inicialmente se instalaba directamente cada circuito integrado en la tarjeta

principal en zócalos apropiados. Con el desarrollo de la PC se necesitó aumentar el
volumen de memoria, disminuyendo el área que ocupa los CI DRAM, lo que dio origen
a "SINGLE IN-LINE MEMORY MODUL (SIMM)" ," SINGLE IN-LINE PACKAGE(SIP)" y.
4
Arquitectura y organización del computador Ing. Sally Torres

Descargado por Joselyn Apaza Fernández (meka.diuni@hotmail.com)

 lOMoARcPSD|2042485

DUAL IN LINE MEMORY MODULE (DIMM) Los módulos SIMM y DIMM se fabrican en
tarjetas separadas con diferentes medidas de acuerdo a sus pines (30, 72, 128 pines) y
se conectan con la tarjeta madre a través de un SLOT. Las caracteristicas de los
modulos son:

 SIMM: 72 pines y bus de 32 bits, volumen de memoria 256, 512 Kb ,

1,2,4,8,16,32 MB
 DIMM: 168 pines y bus de 64 bits. volumen de memoria de 32, 64,128 MB.

Para MP pentium son más prácticos los modulos DIMM porque directamente
proporcionan el bus de 64 bits, en cambio si se usaran los SIMM tendrían que aparejarse
2 modulos de igual tamaño para conseguir el bus de 64 bits.

Las principales ventajas de la utilización de SIMM Y DIMM son:5

 Se disminuye el área utilizada ya que se instalan verticalmente o inclinadas.
 Es fácil aumentar la memoria(generalmente se tiene que instalar en pares).
 La utilización de SIMM y DIMM aumenta el volumen de memoria que es posible
instalar en la tarjeta madre.

5
Arquitectura y organización del computador Ing. Sally Torres

Descargado por Joselyn Apaza Fernández (meka.diuni@hotmail.com)