Documentos de Académico
Documentos de Profesional
Documentos de Cultura
* Fecha de recepción: 19 de septiembre de 2008. Fecha de aceptación para publicación: 3 de febrero de 2009. Este artículo
está basado en el proyecto de investigación denominado Implementación de un controlador digital para un motor de
inducción trifásico, financiado por la Facultad de Ingeniería de la Pontificia Universidad Javeriana.
**
Submitted on September 19, 2008. Accepted on February 3, 2009. This article is based on a research project called
Implementing a Digital Controller for a Triphase Induction Motor, financed by the School of Engineering at the Pontificia
Universidad Javeriana, Bogotá, Colombia.
***
Data de recepção: 19 de setembro de 2008. Data de aceitação para publicação: 3 de fevereiro de 2009. Este artigo
baseia-se no projeto de pesquisa denominado Implementação de um controlador digital para um motor de indução
trifásico, financiado pela Faculdade de Engenharia da Pontificia Universidad Javeriana.
****
Ingeniero electrónico. Magíster en Ingeniería Electrónica, Pontificia Universidad Javeriana, Bogotá, Colombia. Profesor
instructor, Pontificia Universidad Javeriana. Correo electrónico: fajardoa@javeriana.edu.co.
*****
Ingeniero electrónico, Universidad Distrital Francisco José de Caldas, Bogotá, Colombia. Magíster en Ingeniería Elec-
trónica, Pontificia Universidad Javeriana, Bogotá, Colombia. Ingeniero de Investigación y Desarrollo, UyG Ingeniería S. A.
Correo electrónico: fojeda@javeriana.edu.co.
******
Ingeniero electrónico. Magíster en Ingeniería Electrónica, Pontificia Universidad Javeriana, Bogotá, Colombia. Profesor
asociado, Pontificia Universidad Javeriana. Correo electrónico: karim.hay@javeriana.edu.co.
*******
Ingeniero electrónico. Magíster en Ingeniería Electrónica, Pontificia Universidad Javeriana, Bogotá, Colombia. Profesor
asistente, Pontificia Universidad Javeriana. Correo electrónico: gabriel.perilla@javeriana.edu.co.
Ing. Univ. Bogotá (Colombia), 13 (1): 71-89, enero-junio de 2009. ISSN 0123-2126
72 Arturo Fajardo-Jaimes, Fernando Ojeda-Ruiz, Abdel Karim Hay-Harb, Gabriel Perilla-Galindo
Introducción
El factor de potencia (FP) es un indicador que representa la eficiencia del proceso
de utilización de la potencia eléctrica, incluso para cargas no lineales. Una de
las etapas de conversión de energía más usadas por las cargas conectadas a la
línea de distribución son los conversores de corriente alterna a corriente directa
(CA/CD), generalmente llamados rectificadores. La etapa de potencia imple-
mentada por los rectificadores puede hacerse de muy diversas formas, pero
algunas de ellas son más apropiadas para unas aplicaciones que para otras.
Esto depende de su eficiencia, generación de ruido de alta frecuencia, potencia
manejada, tipo de alimentación, etc.
Cuando el conversor CA/CD se caracteriza por tener un FP cercano a la uni-
dad, se denomina corrector del factor de potencia (CFP). En (Redl y Kislovski, 1995;
Singh et al., 2003) puede consultarse un buen compendio de configuraciones de
CFP. Es importante resaltar que el efecto de una única carga de baja potencia,
con un FP bajo, conectada a red de distribución, puede ser despreciable; mientras
que el efecto acumulativo de la conexión de varias cargas con las características
enunciadas, en la mayoría de los casos, afecta significativamente el comporta-
miento de la red de distribución (Redl y Kislovski, 1995). En la revisión hecha
sobre la temática involucrada en el diseño e implementación del CFP, se encon-
traron diversos análisis de esquemas de control basados en diferentes técnicas de
modelamiento (Zheren y Smedly, 1998; Erickson y Maksimovic, 2001).
Como parte del desarrollo de los proyectos Rectificador de voltaje controlado por
DSP, con corrección de factor de potencia y bajo contenido armónico (Hay et al., 2005) e
Implementación de un controlador digital para un motor de inducción trifásico (Fajardo
y Ojeda, 2008), del grupo de investigación en Sistemas de Control, Electrónica
de Potencia y Gestión de Innovación Tecnológica (CEPIT), de la Pontificia
Universidad Javeriana, se modeló un rectificador con factor de potencia unita-
rio en configuración de medio puente a partir de la técnica de promediación y
análisis cuasi estático (Erickson y Maksimovic, 2001), que permite orientar el
1. Modelamiento de la topología
ip +
h C1 R1 v̂1
S1
vg
L
-
+
¾1 ¾ h¾
vS S2 C2 R2 v̂2
in -
h :1
i
vg
+
C1 R1 v1
vS
-
¾ 1 ¾ h ¾ :1 +
C2 R2 v2
i p (t ) = S1 (t ) ⋅ i (t ) in (t )= S 2 (t ) ⋅ i (t ) vg (t ) = S1 ⋅ v1 (t ) − S 2 ⋅ v2 (t ) (1a)
∂i (t ) ∂v1 (t ) 1 ∂v2 (t ) 1
L = vs (t ) − vg (t ) C1 = i p (t ) − v1 (t ) C2 = in (t ) − v2 (t ) (1b)
∂t ∂t R1 ∂t R2
1 t
x = ∫ xdτ
T t −T
(2)
ip = h i in = ( 1 − h) i vg = h v1 − ( 1 − h) v2 (3a)
∂ i ∂ v1 1 ∂ v2 1
L = vs − v g C1
∂t
= ip −
R1
v1 C2
∂t
= − in −
R2
v2 (3b)
∂t
L ¾ V1 ¾ V2 ¾ hˆ
H :1
iˆL +
I ¾ hˆ C1 R1 v̂1
-
vˆs
¾1 ¾ H ¾ :1
+
I ¾ hˆ C2 R2 v̂2
-
Donde:
(V1 + V2 )+ (2 H − 1)IZ 0
Gihˆˆ ( S ) = − (6b)
(
LS + 2 H 2 − 2 H + 1 Z 0 )
1
Givˆˆ ( S ) = (6c)
s
( 2
LS + 2 H − 2 H + 1 Z 0 )
R 1
Z0 = =R (6d)
RCS +1 CS
Figura 4. Modelo simplificado de señal pequeña del CFP para la mala de corriente
LS
Z1=(2H2-2H+1)Z0
î
vˆs ¾¾ ¾ V1 ¾ V2 ¾¾ ¾ 2 H¾ 1¾¾ I Z 0¾¾ hˆ
Asumiendo una modulación por ancho de pulso (MAP) con una amplitud
de la portadora Vt, controlada por un voltaje de control (vci), se puede obtener
la función de transferencia desde vci hasta la corriente i (7) (Erickson y Maksi-
movic, 2001).
Gihˆˆ ( S ) (V1 + V2 )+ (2 H − 1)IZ 0
Givˆˆci ( S ) = =−
Vt Vt LS + 2 H 2 − 2 H + 1 Z 0
( ) (7a)
Vs =V cos ω t (7b)
p
( ) ( ) + V2
2
2ω L V 2 + V 2 2ω L V 2 + V 2
Vp 2 + −1
1 2 1 2
RVp cos ω t + tan −
RVp 2
(7c)
H=
V1 + V2
I=
(
2 V12 + V2 2 )cos (ωt ) (7d)
RVp
KM vs (t )
i (t ) ie (t )
Gi ,vci Ci + + vcvs (t )
- +
vr (t )
RS vcvr (t )
Donde:
vr = vcvr + K M vcvs vs (8b)
Donde:
vcvr K M vcvsV p
I dc = ; Ip = (10b)
Rs Rs
Figura 7. Modelo de señal grande del CFP con el lazo de corriente ideal
h :1 iP
+
C1 R1 v1
-
i ¾ 1 ¾ h ¾ :1 +
C2 R2 v2
in -
Donde:
I p v2 + I dcV p I p v1 − I dcV p
Iθ p = Iθ n = I=2θ p = I 2θn I vs (15e)
v1 + v2 v1 + v2
Las dinámicas representativas del lazo de voltaje del CFP se encuentran por
debajo de la frecuencia de alimentación del circuito (ω/2π), por lo que para
su modelamiento se parte de las ecuaciones dinámicas que rigen su comporta-
miento por debajo de la frecuencia de conmutación (3), y se utiliza la técnica de
promedio de las señales durante un período de alimentación del circuito (ω/2π)
(16), con lo que se obtiene un modelo descrito por (17). Su representación
circuital se observa en Figura 8.
1 θ
x 2π
= ∫ x dθ
2π θ − 2π
(16)
∂ v1 1 ∂ v2 1
C1 2π
= ip − v1 C2 2π
= in − v2 (17a)
∂t 2π R1 2π
∂t 2π
R2 2π
Donde:
ip
2π
= I DC = I vr + I vs
p p
in 2π
= I DC = I vr − I vs
n n
(17b)
+
I vrP Ivs Z1 v1
-
+
I vrn Ivs Z 2 v2
-
v1 2π (
= Z1 I vs + I vrp ) v2 2π (
= Z 2 I vs − I vrn ) (18a)
Donde:
R1 R2
Z1 = Z2 = (18b)
R1C1S +1 R2C2 S +1
vresta 2π
= I dc Z 0 (20b)
De (20a) y (20b) se observa que el acople existente entre las dinámicas prácti-
camente desaparece; solamente la dinámica del voltaje de la suma depende de la
variable resta. Sin embargo, debido a que la ganancia de acople, por lo general,
es mucho menor que 1, la dinámica de la variable vsuma se puede aproximar a:
2 P Z0 I pV p Z 0
vsuma ≈ 2 I vs Z 0 ≈ ≈ ≈ I suma Z 0 (20c)
2π
v1 + v2 vsuma
De (20) se observa cómo la magnitud de la corriente CA de entrada (Ip) afecta
a vsuma, y cómo la componente CD de la corriente de entrada (Idc) afecta a vresta. La
representación circuital de SG de (20) se observa en la Figura 9. Como es eviden-
te, a partir de (20b) y (20c) la malla de resta es lineal, mientras que la malla de
suma sigue siendo no lineal, debido al producto de variables. Para hacer lineal
el circuito, se linealiza la corriente Isuma. A partir de (20a) y (10b) se tiene:
K MVp 2
I suma = vcvs (21)
Rs vsuma
Isuma + Idc +
Z 0 vsuma Z 0 vresta
- -
Iˆsuma = g1 ⋅ V p + g 2 ⋅ v c + g3 ⋅ v vs suma
(22a)
Donde:
∂ (I suma ) 2 K M Vc V p ∂ (I suma ) K M V p2
g = = g2 = =
( )P
vs
1
∂ Vp RsVsuma ( )
∂ vc vs
P
RsVsuma
−1
−∂ (I
suma )
RsVsuma 2
rv = − g3−1 = = (22b)
∂ ( vsuma ) P K M Vc V p2 vs
g 4 = Rs −1 (23)
+ +
rv Z 0 vsuma Z 0 vresta
g1 vˆ p g 2 vˆ csv - g 4 vˆ cvr -
Gvˆ suma
,vˆcvs ( s ) = g 2 ⋅ rv Z 0 Gvˆ suma
, vˆ p ( s ) = g1 ⋅ rv Z 0 Gvˆresta ,vˆcvr ( s ) = g 4 ⋅ Z 0 (24)
Donde:
−1 2
Vc R 1 Vsuma 1 1 R Vp
Av = + s pv = = 1 + K M Vc (25b)
2
vs
suma R K M V p
cvs
V cvs
τv RC Rs Vsuma
vs
cvs
−1
Vp R V 1 1 1
Av = 2 + s suma pv = = = pv (25c)
Vsuma R V p K M Vc τv τv
p p r
vs p r
R 1 1
Av = pv = = (25d)
cvr
Rs cvr
τv
cvr
RC
i ,vs s
RS
¾
¾
S
S
(a) (b)
vrestae (t )
vresta (t )
Gvcvs ,v p V p (t ) Gvresta ,vcvr Cvr +
vrestae (t ) -
vrref (t ) ¾ 0
vresta (vtsumae
) (t )
vsuma (t )
++ Gvsuma ,vcvs Gvresta Cvr +
Cvs + ,vcvr
-
-
vsref (t ) vrref ¾(rt ) ¾ 0
¾
¾
S
vresta (t )
vrestae (t ) (c)
Gvresta ,vcvr Cvr +
-
vrref (t ) ¾ 0
Fuente: presentación propia de los autores.
¾ r
2. Resultados y discusión
En (Fajardo y Ojeda, 2008) se utilizó el modelamiento presentado en la sección 1
de este artículo como base para construir el conversor AC/DC, implementado en
el proyecto: un CFP a 240 W (12 V-20 A), controlado digitalmente por un DSP
TMS320LF2812, fabricado por Texas Instruments. En esta sección se reescriben
por conveniencia algunos de los resultados obtenidos.
En la Figura 14 se grafican los resultados de las trece variaciones de carga que
producen menor potencia promedio de las pruebas realizadas. En la Figura 15,
entre tanto, se grafica el comportamiento de los voltajes de salida del CFP, para
todas las medidas tomadas en las pruebas (izquierda), junto con una fotografía del
140 1,2
120
1
100
0,8
80
W
VA PF
0,6
VARS DPF
60
0,4
40
0,2
20
0 0
1 2 3 4 5 6 7 8 9 10 11 12 13 #M 32,3 36,6 43 45,8 48,1 56,4 67 75 85 93 103 115 124 W
Figura 15. Comportamiento del valor DC de la salida del CPF, al variar la carga
Figura 16. Ejemplo de medida de los parámetros de desempeño del CFP a la entrada
Agradecimientos
Los autores agradecen a la Pontificia Universidad Javeriana, al Departamento
de Electrónica y al Laboratorio de Electrónica por el apoyo brindado para
el desarrollo de este artículo.
Referencias
EISSA, M. O.; LEEB, S. B.; VERGHESE, G. C. et al. Fast controller for a unity-power-factor
PWM rectifier. IEEE Transactions on Power Electronic. 1996, vol. 11, núm. 1, pp. 1-6.
ERICKSON, R. y MAKSIMOVIC, D. Fundamentals of power electronics. 2nd ed. Massachusetts:
Kluwer Academic, 2001.
FAJARDO, A. y OJEDA, F. Implementación de un controlador digital para un motor de inducción
trifásico. Tesis de Maestría. Bogotá: Pontificia Universidad Javeriana, 2008.
HAY, A.; PERILLA, G.; RUIZ, F. et al. Función de transferencia para un rectificador con factor
de potencia unitario, configuración de medio puente, controlado por DSP. Ingeniería y
Universidad. 2005, vol. 9, núm. 1, pp. 9-28.
HITI, S. y BOROJEVIC, D. Robust nonlinear control for boost converter. IEEE Transactions on
Power Electronics. 1995, vol. 10, núm. 6, pp. 651-658.
PRIETO, L. D. Análisis de la robustez en la estabilidad y el desempeño de un sistema de control
lateral para automóviles. Ingeniería y Universidad. 2004, vol. 8, núm. 2, pp. 113-138.
QIAO, Ch. y SMEDLY, K. A topology survey of single-stage power factor correction with a
boost type input-current shaper. IEEE Applied Power Electronics Conference. 2000, vol. 16,
núm. 3, pp. 460-467.
REDL, R. y KISLOVSKI, A. Telecom power supplies and power quality. 17th International Tele-
communications Energy Conference, 1995. INTELEC ‘95. The Hague, 1995, pp. 13-21.
SINGH, S.; SINGH, B. N.; CHANDRA, A. et al. A review of single-phase improved power
quality AC-DC converters. IEEE Transactions on Industrial Electronics. 2003, vol. 50,
núm. 5, pp. 962-981.
SRINIVASAN, R. y ORUGANTI, R. A unity power factor converter using half-bridge boost
topology. IEEE Transactions on Power Electronics. 1998, vol. 13, núm. 3, pp. 487-500.
SRIRAM, V. B.; SENGUPTA, S. y PRATA, A. Indirect current control of a single-phase voltage-
sourced boost-type bridge converter operated in the rectifier mode. IEEE Transactions on
Power Electronics. 2003, vol. 18, núm. 5, pp. 1130-1137.
ZHEREN, L. y SMEDLY, K. A family of continuous-conduction-mode power-factor-correction
controllers based on the general pulse-width modulator. IEEE Transactions on Power
Electronics. 1998, pp. 501-510.