Tercer Informe, Microelectrónica, Programa Ingeniería Electrónica UFPS, I-2020
Practice No.3: Introduction to the Ise Design
Tool Xilinx Suite 14.7 And Logic Circuit
Simulation
Julián Molina-1161481, Student, UFPS and Jaime Oliveros-1161167, Student, UFPS
Abstract— In the following laboratory, the simulation of 2
logical circuits corresponding to the practice was carried out
with the help of the Xilinx ise design suite 14.7 program, in turn
the time diagram of each output of the logical circuits was
visualized, thanks to this we can check the functionality of each
circuit and verify each of them, also simulated 8 logical
compounds for the verification of their truth table For this
laboratory, different logic cards to see the differences and
similarities between the cards, it is programmed through the
software from Xilinx 14.7, device programming, real-time
power supply monitoring, automatic card testing, For the
creation of FPGA projects and programming there are several
free and free distribution programs that can help develop our i
Index Terms—Xilinx, design, FPGA, logical compound.
I. INTRODUCCIÓN
En este informe de laboratorio se realizará las simulaciones
circuitos lógicos en el programa Xilinx 14.7 y se analizará las
funciones y los diagramas de tiempo de cada circuito lógico.
En primer lugar, en la ventana de fuentes seleccionamos la
pestaña Sources y la opción Behavioral Simulation en la lista
desplegable “Sources for:”, de forma que se visualicen las
fuentes de nuestro proyecto que se pueden simular, y
elegimos aquella que queremos simular (en nuestro caso
prueba1.sch). Antes de realizar la simulación, es necesario
generar un testbench con las entradas con que queremos
estimular a nuestro diseño para comprobar que funciona. Es
decir, la simulación sólo va a realizarse para el conjunto de
estímulos que coloquemos en el testbench. Para circuitos
simples, el conjunto de estímulos puede ser el total de todas
las posibles entradas de un diseño, pero para módulos muy
complejos puede interesarnos realizar la simulación sólo para
un conjunto de posibles entradas. [1]
Imagen 1. Ise design suite
12-Abril-2020
J. Molina, is with the Universidad Francisco de Paula Santander, Cúcuta,
Colombia (juliandavidmv@ufps.edu.co).
1
II. OBJETIVOS
A. Objetivo general
Comprender el entorno de la herramienta ISE
DESING SUITE 14.7 DE XILINX para la
simulación en el tiempo e implementación de
diagramas lógicos de tipo esquemático en la FPGA.
B. Objetivos específicos
 Aprender a utilizar la herramienta para
simular diagramas lógicos y su
correspondiente análisis en el tiempo.
 Entender el método para implementar un
diagrama lógico en una FPGA.
III. MARCO TEÓRICO
El lenguaje VHDL (Lenguaje De Descripción De Hardware Para
Circuitos Integrados De Alta Velocidad) ha sido el corazón de la
productividad del diseño electrónico de hardware desde su
ratificación inicial por la IEEE en 1987. Por casi 15 años la industria
del diseño automatizado ha expandido el uso de VHDL del
concepto inicial de documentación del diseño hasta su
implementación y verificación funcional. El uso de VHDL ha
evolucionado y su importancia se ha incrementado al ritmo de que
la dimensionad de los nuevos dispositivos semiconductores se ha
reducido. Hace no más de 10 años era común mezclar diseños
descritos con diagramas esquemáticos y VHDL, pero debido a que
la complejidad del diseño creció la industria del diseño abandono
los diagramas esquemáticos y opto por solamente el lenguaje
descripción de hardware. Como todos los estándares de IEEE. El
estándar VHDL está sujeto a revisiones cada 5 años. Comentarios y
sugerencias de los usuarios del estándar de 1987 fueron analizados
por el grupo de trabajo responsable de IEEE para VHDL. Y en 1992
una versión revisada fue propuesta la cual fue adoptada en 1993.
La segunda forma consiste en describir un circuito indicando lo que
hace o como funciona, es decir, describiendo su comportamiento.
Naturalmente esta forma de describir un circuito es mucho mejor
para un diseñador puesto que lo que realmente interesa es el
funcionamiento del circuito más que sus componentes.
J. Oliveros is whith the Universidad Francisco de Paula Santander,
Cúcuta, Colombia (e-mail: jaimedariooc@ufps.edu.co).
 Tercer Informe, Microelectrónica, Programa Ingeniería Electrónica UFPS, I-2020 2

Dando a conocer VHDL-93. Sucesivamente en 1998 fue

puesta en marcha una segunda vuelta de revisión. Este
proceso dio como resultado: VHDL-2001. Otro cambio
significativo en el lenguaje VHDL sucedió en el 2008, que
supone un cambio radical respecto a pasadas modificaciones
que ha venido sufriendo el lenguaje. Introducción a VHDL
Se ha visto con anterioridad, que la forma más común de
describir un circuito era mediante la utilización de esquemas, Fig 2. Simulate Behavorial Model
que son una representación gráfica de lo que se pretende
realizar. Con la aparición de herramientas de EDA 2. Mediante el diseño esquemático. sch, cree un nuevo
(Electronic Design Automation) cada vez más complejas, proyecto e implemente una compuerta NOT, cuya entrada es
que integran en el mismo marco de trabajo tanto las A y salida S; compruebe la tabla de verdad mediante el
herramientas de descripción, síntesis y realización. simulador ISim.

Existen dos formas de describir un circuito. Por un lado, se

puede describir un circuito indicando los diferentes
componentes que lo forman y su interconexión, de esta
manera tenemos especificado un circuito y sabemos cómo
funciona; esta es la forma habitual en que se han venido
describiendo circuitos y las herramientas utilizadas para ello Fig 3. Diseño Esquemático
han sido las de captura de esquemas y las descripciones
Netlist. La segunda forma consiste en describir un circuito
indicando lo que hace o como funciona, es decir,
describiendo su comportamiento. Naturalmente esta forma
de describir un circuito es mucho mejor para un diseñador
puesto que lo que realmente interesa es el funcionamiento del
circuito más que sus componentes. Por otro lado, al
encontrarse lejos de lo que un circuito es realmente plantear
algunos problemas a la hora de realizar un circuito a partir de Fig 4. Simulate Behavorial Model
la descripción de su comportamiento. Arreglos De
Compuertas De Campo Programables (FPGA) Los tipos de 3. Mediante el diseño esquemático. sch, cree un nuevo
chips antes descritos, la serie 7400, los SPLD y los CPLD proyecto e implemente una compuerta AND de dos entradas,
son útiles para implementar una amplia variedad de circuitos cuyas entradas son A y B y salida S; compruebe la tabla de
lógico. [2] verdad mediante el simulador ISim.
IV.DESARROLLO DE LA PRACTICA

4. TRABAJO PREVIO
En la práctica de laboratorio se realizó la simulación a 8
compuertas lógicas. Determinadas en el siguiente orden:
Fig 5. Diseño Esquemático
1. Mediante el diseño esquemático. SCH, cree un nuevo
proyecto e implemente una compuerta YES o BUFFER, cuya
entrada es A y salida S; compruebe la tabla de verdad
mediante el simulador ISim. (En ISE aparece como buf).

Fig 6. Simulate Behavorial Model

4. Mediante el diseño esquemático. SCH, cree un nuevo

Fig 1. Diseño Esquemático (SCH) proyecto e implemente una compuerta OR de dos entradas,
cuyas entradas son A y B y salida S; compruebe la tabla de
verdad mediante el simulador ISim.
 Tercer Informe, Microelectrónica, Programa Ingeniería Electrónica UFPS, I-2020
Fig 7. Diseño Esquemático
Fig 8. Simulate Behavorial Model
5. Mediante el diseño esquemático. SCH, cree un nuevo
proyecto e implemente una compuerta NAND de dos
entradas (una AND y una NOT), en paralelo coloque una
compuerta NAND, cuyas entradas son A y B y salida S;
compruebe la tabla de verdad mediante el simulador ISim,
verifique que la salida de la NAND es la misma salida de la
AND y NOT en cascada.
Fig 9. Diseño Esquemático
Fig 10. Simulate Behavorial Model
6. Mediante el diseño esquemático. SCH, cree un nuevo
proyecto e implemente una compuerta NOR de dos entradas
(una OR y una NOT), en paralelo coloque una compuerta
NOR, cuyas entradas son A y B y salida S; compruebe la
tabla de verdad mediante el simulador ISim, verifique que la
salida de la NOR es la misma salida de la OR y NOT en
cascada.
3
Fig 11. Diseño Esquemático
Fig 12. Simulate Behavorial Model
7. Mediante el diseño esquemático. SCH, cree un nuevo
proyecto e implemente una compuerta XOR, cuyas entradas
son A y B y salida S; compruebe la tabla de verdad mediante
el simulador ISim.
Fig 13. Diseño Esquemático
Fig 14. Simulate Behavorial Model
8. Mediante el diseño esquemático .SCH, cree un nuevo
proyecto e implemente una compuerta NXOR de dos entradas
(una XOR y una NOT), en paralelo coloque una compuerta
NXOR, cuyas entradas son A y B y salida S; compruebe la
tabla de verdad mediante el simulador ISim, verifique que la
salida de la NXOR es la misma salida de la XOR y NOT en
cascada.
 Tercer Informe, Microelectrónica, Programa Ingeniería Electrónica UFPS, I-2020 4

Fig 15. Diseño Esquemático

Fig 16. Simulate Behavorial Model

Solución de los ejercicios

Solución teórica y simulación de los ejercicios del desarrollo de la
práctica en ANEXOS A, B, C, D

V. CONCLUSIONES

 Se comprendió el entorno de la herramienta ISE

DESING SUITE 14.7 DE XILINX para la
simulación de circuitos lógicos en el tiempo e
implementación de diagramas lógicos de tipo
esquemático en la FPGA
 Se Aprendió a utilizar la herramienta para simular
diagramas lógicos y su correspondiente análisis en
el tiempo.
 La comprensión del método para implementar un
diagrama lógico fue exitoso al 100%.

VI.REFERENCIAS

[1] Xilinx ise design suite 14.7 (2020).at:

http://www.dacya.ucm.es/hidalgo/LFC/Xilinx-ISE-LFC09-
10.pdf [Accessed 10 Abril. 2020].

[2] Guía de laboratorio 3: 01. ME Lab03 – Introducción a

Xilinx. [Accessed 10 Abril. 2020].
 Tercer Informe, Microelectrónica, Programa Ingeniería Electrónica UFPS, I-2020 5

ANEXOS

A.
 Tercer Informe, Microelectrónica, Programa Ingeniería Electrónica UFPS, I-2020 6

B.
 Tercer Informe, Microelectrónica, Programa Ingeniería Electrónica UFPS, I-2020 7

C.
Tercer Informe, Microelectrónica, Programa Ingeniería Electrónica UFPS, I-2020 8
 Tercer Informe, Microelectrónica, Programa Ingeniería Electrónica UFPS, I-2020 9

D.
Tercer Informe, Microelectrónica, Programa Ingeniería Electrónica UFPS, I-2020 1
0
Tercer Informe, Microelectrónica, Programa Ingeniería Electrónica UFPS, I-2020 1
1