CARRERA DE INGENIERÍA EN

MECATRÒNICA

LABORATORIO DE
SISTEMAS DIGITALES

Integrantes:
Anthony Águila
Andrés González
Christian Perrazo
Bolivar Zabala

Noviembre 2020- Abril 2021

 TRABAJO PREPARATORIO
LABORATORIO No. 2.3

Tema: MULTIPLEXORES

DECODIFICADORES BINARIOS Y DE 7 SEGMENTOS

1. Investigar los diagramas esquemáticos y las tablas de verdad de los C.I.

M.S.I. usados en la práctica.
MULTIPLEXOR 74LS151
El SN74LS151N es un selector de datos o multiplexor de 8 a 1 línea con
decodificación binaria en el chip para seleccionar la fuente de datos deseada. El
LS151 selecciona una de las ocho fuentes de datos. Un nivel alto en la luz
estroboscópica fuerza a la salida W alta y a la salida Y (según corresponda) a
bajo.

DIAGRAMA ESQUEMATICO:

TABLA DE VERDAD
 MULTIPLEXOR 74153 (4 A 1)
El SN74LS153N es un selector / multiplexor de datos dual monolítico de 4 líneas
a 1 línea que contiene inversores y controladores para proporcionar una
selección de datos de descodificación totalmente complementaria, en chip y
codificación binaria a las compuertas AND-OR.

DIAGRAMA ESQUEMATICO:

TABLA DE VERDAD
 SUMADOR 74LS83
El 74LS83 es un sumador completo binario de 4 bits de alta velocidad con acarreo
interno; acepta 2 palabras binarias de 4 bits (A1 - A4, B1 - B4) y una entrada de acarreo
(C0).
DIAGRAMA ESQUEMATICO:

TABLA DE VERDAD
2. Identificar los pines de los CI usados para la práctica, sus características
principales.
MULTIPLEXOR 74151

74151
Pin 1 D3 (Entrada)
Pin 2 D2 (Entrada)
Pin 3 D1 (Entrada)
Pin 4 D0 (Entrada)
Pin 5 Y (Salida)
Pin 6 W (Salida)
Pin 7 E (Salida Enab)
Pin 8 Ground (Tierra)
Pin 9 C (Selector)
Pin 10 B (Selector)
Pin 11 A (Selector)
Pin 12 D7 (Entrada)
Pin 13 D6 (Entrada)
Pin 14 D5 (Entrada)
Pin 15 D4 (Entrada)
Pin 16 Vcc

Datos técnicos y características principales:

➢ Selector de datos / Multiplexor 8 a 1

➢ Salidas complementarias con buffer
➢ Entrada de habilitación
➢ Puede utilizarse también para conversión paralela a serial y generador de
funciones booleanas
➢ Tecnología: TTL Low Schottky (LS)
➢ Voltaje de alimentación: 4.75 a V a 5.25 V
➢ Encapsulado: PDIP 16 pines

MULTIPLEXOR 74153 (4 A 1)
 74153
Pin 1 Strobe 1G
Pin 2 Select B
Pin 3 Entrada
Pin 4 Entrada
Pin 5 Entrada
Pin 6 Entrada
Pin 7 Salida
Pin 8 Ground (Tierra)
Pin 9 Salida
Pin 10 Entrada
Pin 11 Entrada
Pin 12 Entrada
Pin 13 Entrada
Pin 14 Select A
Pin 15 Strobe 2G
Pin 16 Vcc

CARACTERISTICAS PRINCIPALES:

➢ Permite multiplexar de N líneas a 1 línea

➢ Realiza la conversión de paralelo a serie

➢ Línea de estrobos (habilitación) para cascada (N líneas a N líneas)

➢ Totalmente compatible con la mayoría de los circuitos TTL

➢ Aplicaciones: Comunicaciones y red

SUMADOR 74LS83
 74LS83
Pin 1 Entrada
Pin 2 Salida
Pin 3 Entrada
Pin 4 Entrada
Pin 5 Vcc
Pin 6 Salida
Pin 7 Entrada
Pin 8 Entrada
Pin 9 Salida
Pin 10 Entrada
Pin 11 Entrada
Pin 12 Ground (Tierra)
Pin 13 Entrada
Pin 14 Salida
Pin 15 Salida
Pin 16 Entrada

Datos técnicos y principales características:

➢ Familia: LS

➢ Tipo lógica del circuito: Sumador

➢ Voltaje de alimentación mínima: 4.75 V

➢ Voltaje de alimentación máxima: 5.25 V

➢ Corriente de salida alta: -0.4 mA

➢ Corriente de salida baja: 4 a 8 mA

➢ Número de pines: 16

3. Diseñar una Unidad Aritmético Lógica con las siguientes características:

las entradas serán dos números A (a1,a0) y B (b1,b0) de 2 bits cada uno.
Las salidas serán 4 líneas S3, S2, S1, S0 más dos líneas adicionales F1 y
F0. El funcionamiento es: Si A  B , en las líneas S3, S2, S1, S0 estará el
producto aritmético de A y B, siendo F1=1 y F0=0. Si A = B la salida será

igual que en el caso anterior salvo que F1=0. Si A  B , S 3 = a1 + b1 ,

S 2 = a0·b0 , S1 = (a1 + b0) , y S 0 = a0·b1, siendo F1=0 y F0=1. (“+” es la

suma lógica, “·” es el producto lógico)

A a1
F1 M

a0
F0
E
UNIDAD
ARITMÉTICO
LÓGICA A
DISEÑAR
DISPLAY DE
S3 7
SEGMENTOS
S2

b1
B S1

b0
S0

TABLA DE VERDAD

A A A F F
0 1
B B B
1 0 0 0 0
0 1 0 0 1
0 0 1 1 0

𝐹0 = 𝐴 < 𝐵
𝐹1 = 𝐴 > 𝐵
- Comparamos los números A y B obteniendo respuesta para F0 y F1.
- Con una compuerta OR conectada a las salidas A>B y A=B para tener un
bit de selección K.
- En A=B y A>B estos deben multiplicarse

- Usamos un CI 74LS283 y compuertas AND para efectuar la multiplicación.

Las salidas del sumador S0, S1, S2 del sumado y la salida de U4 se

conectarán almultiplexor. (S4 es el MSB y U4 es L
- En A=B y A>B estos deben multiplicarse
Usamos un CI 74LS283 y compuertas AND para efectuar la multiplicación.

Las salidas del sumador S0, S1, S2 del sumado y la salida de U4 se conectarán al
multiplexor. (S4 es el MSB y U4 es L

S2 ya se calculó con el integrado U4, S0 es el inverso del integrado U6. Para realizar
la suma S3 emplearemos la entrada A3 y B3 del sumador ya que podemos descartar
el carry cuando A1 =1 y B1=1. Para S1 se empleó un medio sumador, pero sin la
compuerta de carry ya que lo descartamos. Conectado una compuerta NOT.

El multiplexor tiene 8 entradas, 4 salidas y una entrada de selección, se lo formo

con 4 MUX de 4 a 2 y 4 compuertas OR.
El circuito implementado de las 3 etapas quedaría de la siguiente manera:
Posteriormente realizamos una tabla de los valores que se despliegan en el display

A A B B K S S S S Display
1 0 1 0 3 2 1 0
0 0 0 0 1 0 0 0 0 0
0 0 0 1 0 0 0 0 1 1
0 0 1 0 0 1 0 1 1 -
0 0 1 1 0 1 0 0 1 9
0 1 0 0 1 0 0 0 0 0
0 1 0 1 1 0 0 0 1 1
0 1 1 0 0 1 0 1 0 -
0 1 1 1 0 1 1 0 0 -
1 0 0 0 1 0 0 0 0 0
1 0 0 1 1 0 0 1 0 2
1 0 1 0 1 0 1 0 0 4
1 0 1 1 0 0 0 1 1 3
1 1 0 0 1 0 0 0 0 0
1 1 0 1 1 0 0 1 1 3
1 1 1 0 1 0 1 1 0 6
1 1 1 1 1 1 0 0 1 9