DEPARTAMENTO DE ELÉCTRICA Y ELECTRÓNICA

CIRCUITOS DIGITALES

TRABAJO N° 2.5.1

Integrantes:

María José Vallejo

Arturo Chilcañán
Edgar Guzmán
Iván Trujillo

NRC: 4945.

FECHA DE ENTREGA: 27-11-2019.

DOCENTE: ING. DERLIN MOROCHO CHECA, Ph.D

 PERÍODO ACADÉMICO: Octubre 2019 – Febrero 2020
Diseño de Circuito Sumador Restador BCD

Modificaciones

Figura 1. MUX de
control para adicionar factor de corrección.
 La Figura 1 muestra la modificación para el caso de la suma cuando el resultado es
mayor a 9 o tiene un carry igual a 1, es necesario sumar 6, el número de corrección,
es por esto que se adiciona al circuito previo un MUX que controla esta suma solo
cuando cumple alguno de las dos condiciones, de otra forma, si es que ninguna
condición se cumple la salida será un cero. Dependiendo del selector SR cuando
este es cero, es decir suma, únicamente adiciona el factor de corrección 6 sin el
carry. Cuando el selector toma el valor de uno, es decir resta, le enviara el carry de
salida del primer sumador al carry del segundo.

Figura 2. Adición del número de corrección al primer resultado.

 La Figura 2 muestra la suma entre el primer resultado obtenido y el numero 6 o 0,
siendo este último dependiente de la salida del MUX de la Figura 1. Además, se
observa que el valor del carry de salida desde el multiplexor, entra como carry en el
segundo sumador.
Signo con segmento en display
El caso en el que A es menor a B y se seleccione SR para resta, se requiere observar el
signo negativo que corresponde al resultado de esta operación. Para ello, se realiza un
diseño con compuertas lógicas para el control de las condiciones para las que el signo
negativo se deba representar como un segmento en el display.
Las variables analizadas son el selector SR y la comparación entre los números de entrada
A y B.
Se tiene estas condiciones, cuando SR es igual a 1:
- Si A<B es igual a 1 se visualiza en el display el segmento g encendido
- Si A>B es igual o A=B es 1 se observa cero en el display.
Para la visualización del signo se requiere que tanto SR como A<B sea uno, por lo que se
realiza la tabla de verdad entre ambas variables, obteniéndose una función H la cual
encenderá o apagará el segmento g en el display, mostrada en la Tabla 1, de la cual se
obtiene que es una operación AND.

SR A< H
B
0 0 0
0 1 0
1 0 0
1 1 1
Tabla 1. Tabla de verdad entre SR y A<B.
Por otro lado, es necesario controlar en el mismo decodificador los otros casos, es decir
cuando no se cumplan las condiciones antes mencionadas. La visualización del número 1
en el display, depende únicamente de la primera entrada, por lo que en ella se establece
como condición que al menos A sea mayor a B o exista un carry final de 1, para que en el
display se observe el número 1, las otras entradas se conectan a tierra. Se realiza la tabla de
verdad entre ambas variables mostrada en la Tabla 2 utilizando las condiciones
mencionadas y se obtiene una función OR entre las variables.
C A>B a
f
0 0 0
0 1 1
1 0 1
1 1 1
Tabla 2. Tabla de verdad entre Cf y A>B.
Finalmente, para controlar que se visualice cero en el display cuando existe un resultado de
resta positivo o 0, se realiza la tabla de verdad mostrada en las Tablas 3 y 4, entre la
función H y las salidas del decodificador QB y QC respectivamente, de tal manera que
cuando H sea 1, no se enciendan los segmentos b y c, sino solamente cuando las salidas del
decodificador QB y QC sean 1.
H QB b
0 0 0
0 1 1
1 0 0
1 1 0
Tabla 3. Tabla de verdad entre H y QB.
H QC c
0 0 0
0 1 1
1 0 0
1 1 0
Tabla 4. Tabla de verdad entre H y QC.
A partir de la Tabla 3 y la Tabla 4, se obtienen las funciones para los segmentos b y c
respectivamente.
b= H́ ∙ QB
Ecuación 1. Función para el segmento b.
c= H́ ∙ QC
Ecuación 2. Función para el segmento c.
El diseño para el control del display se muestra en la Figura 3.

Figura 3. Diseño para control del signo en el display.

Implementación de las modificaciones.
(a) (b)

Figura 4. Circuito sumador restador de BCD implementado con display de entrada: (a)
Caso suma 8+0, (b) Caso resta 2-2.
(a) (b)
(c)
 Figura 5. Circuito sumador restador de BCD implementado sin displays de entrada: (a)
Caso resta 1-9, (b) Caso resta 8-8, (c) Caso resta 9-1.

Se observa que tanto el comportamiento de los casos de la Figura 4 difieren de los de la

Figura 5 y de lo esperado.
En la Figura 4 (a) se tiene el caso suma 8+0 que da como resultado el número 08, pero así
mismo se puede observar que el segmento D no se prende.
En la Figura 4 (b) se tiene el caso resta 2-2, que se obtiene el -2, lo cual es un resultado
erróneo, a demás que se prenden los segmentos b y c que no deberían prenderse.
En la Figura 5 (a) se tiene el caso resta 1-9 que nos da como resultado el valor de -8 lo cual
es correcto, aunque se mantienen encendidos los segmentos de b y c, los cuales no
deberían.
En la Figura 5 (b) se tiene el caso suma 8+8 que da como resultado 16, lo cual no presenta
inconveniente.
En la Figura 5 (a) se tiene el caso resta 9-1 del cual se obtiene el resultado 08, el cual es el
correcto, pero cabe destacar que los segmentos b y c del número 0 brillan más que el resto.
Se observa que en los casos de la Figura 4 se tienen los displays de entrada conectado
botando valores basura, aun sin estar polarizados los decodificadores 74LS48.
Análisis de las modificaciones
Se observa que con las modificaciones en la simulación correspondiente al Anexo 1 salen
los datos esperados, mientras que en la implementación se observa que hay errores. Estos
errores se encuentran cuando los displays de entrada están conectados, aunque puede existir
muchas causas por las cuales el circuito podría fallar y a pesar de hacer un análisis
exhaustivo y no encontrar nada extraño, se enumera en la siguiente lista las causas más
probables para provocar el mal funcionamiento del circuito:
1. La regleta nueva de la protoboard donde se armaron los displays de entrada es
defectuosa y es por ello por lo que los displays se activan aun sin estar polarizados
ellos o los decodificadores.
2. Existe algún cortocircuito en el circuito implementado el cual hace que este de
resultados erróneos, o segmentos apagados o segmentos con más brillos que otros.
3. Hay un error de conexión de los decodificadores 74LS48 debido a la conexión de
las entradas LT, BI/R, RBI.
4. Existe más demanda de corriente en partes del circuito por lo que hay una baja de
corriente de manera general, lo que provoca su mal funcionamiento.
5. Existe algún circuito integrado defectuoso que incurre en el mal funcionamiento del
circuito.
6. Una posible mala conexión.
Anexos
Anexo 1. Esquema general del circuito con las modificaciones.

Anexo 2. Circuito implementado con las modificaciones.