Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Ir a la navegaci�nIr a la b�squeda
R1, R2 = 1 kO
R3, R4 = 10 kO
En electr�nica, un biestable, en ingl�s llamados flip-flop y latch, es un circuito
multivibrador, que tiene dos estados estables y puede almacenar informaci�n. Se
puede hacer que cambie de estado mediante se�ales aplicadas a una o m�s entradas de
control y tiene una o dos salidas. Es el elemento de almacenamiento b�sico en
l�gica secuencial. Los circuitos biestables son componentes fundamentales de los
sistemas electr�nicos digitales como las memorias de las computadoras, dispositivos
de comunicaci�n digital y muchos otros tipos de sistemas.
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco
(de subida o de bajada). Dentro de los biestables s�ncronos activados por nivel
est�n los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D.
Los biestables s�ncronos activos por flanco (flip-flop) se crearon para eliminar
las deficiencias de los latches (biestables as�ncronos o sincronizados por nivel).
�ndice
1 Biestable RS
1.1 Biestable RS (Set Reset) as�ncrono
1.2 Biestable RS (Set Reset) s�ncrono
2 Biestable D (Data o Delay)
3 Biestable T (Toggle)
4 Biestable JK
4.1 Biestable JK activo por flanco
4.2 Biestable JK Maestro-Esclavo
5 Ejemplo con componentes discretos
6 Aplicaci�n
7 Secuenciaci�n y metaestabilidad
8 V�ase tambi�n
9 Referencias
Biestable RS
Descripci�n
Biestables RS con puertas NOR (a), NAND (c) y sus s�mbolos normalizados respectivos
(b) y (d).
Tabla de verdad biestable RS
R S Q (NOR) Q (NAND)
0
0
q
N. D.
0
1
1
0
1
0
0
1
1
1
N. D.
q
N. D.= Estado no deseado q= Estado de memoria
Biestable RS (Set Reset) s�ncrono
Adem�s de las entradas R y S, posee una entrada C de sincronismo cuya misi�n es la
de permitir o no el cambio de estado del biestable. En la siguiente figura se
muestra un ejemplo de un biestable s�ncrono a partir de una as�ncrona, junto con su
esquema normalizado:
El flip-flop D resulta muy �til cuando se necesita almacenar un �nico bit de datos
(1 o 0). Si se a�ade un inversor a un flip-flop S-R obtenemos un flip-flop D
b�sico. El funcionamiento de un dispositivo activado por el flanco negativo es, por
supuesto, id�ntico, excepto que el disparo tiene lugar en el flanco de bajada del
impulso del reloj. Recuerde que Q sigue a D en cada flanco del impulso de reloj.
Activo por nivel (alto o bajo), tambi�n denominado registro o cerrojo (latch en
ingl�s).
Activo por flanco (de subida o de bajada).
La ecuaci�n caracter�stica del biestable D que describe su comportamiento es:
D Q Qsiguiente
0 X
0
1 X
1
X=no importa
Esta b�scula puede verse como una primitiva l�nea de retardo o una retenci�n de
orden cero (zero order hold en ingl�s), ya que los datos que se introducen, se
obtienen en la salida un ciclo de reloj despu�s. Esta caracter�stica es aprovechada
para sintetizar funciones de procesamiento digital de se�ales (DSP en ingl�s)
mediante la Transformada Z.
Ejemplo: 74LS74
Biestable T (Toggle)
S�mbolo normalizado: Biestable T activo por flanco de subida.
J K Q Qsiguiente
0 0 0
0
0 0 1
1
0 1 X
0
1 0 X
1
1 1 0
1
1 1 1
0
X=no importa
Una forma m�s compacta de la tabla de verdad es (Q representa el estado siguiente
de la salida en el pr�ximo flanco de reloj y q el estado actual):
J K Q
0 0 q
0 1 0
1 0 1
1 1 {\displaystyle {\bar {q}}}{\displaystyle {\bar {q}}}
Biestable JK activo por flanco
S�mbolos normalizados: Biestables JK activo a) por flanco de subida y b) por flanco
de bajada Junto con las entradas J y K existe una entrada C de sincronismo o de
reloj cuya misi�n es la de permitir el cambio de estado del biestable cuando se
produce un flanco de subida o de bajada, seg�n sea su dise�o. Su denominaci�n en
ingl�s es J-K Flip-Flop Edge-Triggered. De acuerdo con la tabla de verdad, cuando
las entradas J y K est�n a nivel l�gico 1, a cada flanco activo en la entrada de
reloj, la salida del biestable cambia de estado. A este modo de funcionamiento se
le denomina modo de basculaci�n (toggle en ingl�s).
Ejemplo: 74LS73
Biestable JK Maestro-Esclavo
S�mbolos normalizados: Biestable JK Maestro-Esclavo a) activo por nivel alto y b)
activo por nivel bajo
Aunque a�n puede encontrarse en algunos equipos, este tipo de biestable, denominado
en ingl�s J-K Flip-Flop Master-Slave, ha quedado obsoleto ya que ha sido
reemplazado por el tipo anterior.
J K Q Qsiguiente
0 X 0
0
1 X 0
1
X 1 1
0
X 0 1
1
X=no importa
Siendo Q el estado presente y Qsiguiente el estado siguiente. La ecuaci�n
caracter�stica del flip flop JK es: Qsiguiente=JQ+KQ la cual se obtiene de la tabla
caracter�stica del flip flop.
Aplicaci�n
Un biestable puede usarse para almacenar un bit. La informaci�n contenida en muchos
biestables puede representar el estado de un secuenciador, el valor de un contador,
un car�cter ASCII en la memoria de un ordenador, o cualquier otra clase de
informaci�n.
El T es �til para contar. Una se�al repetitiva en la entrada de reloj hace que el
biestable cambie de estado por cada transici�n alto-bajo si su entrada T est� a
nivel 1. La salida de un biestable puede conectarse a la entrada de reloj de la
siguiente y as� sucesivamente. La salida final del conjunto considerado como una
cadena de salidas de todos los biestables es el conteo en c�digo binario del n�mero
de ciclos en la primera entrada de reloj hasta un m�ximo de 2n-1, donde n es el
n�mero de biestables usados.
Uno de los problemas con esta configuraci�n de contador (ripple counter en ingl�s)
es que la salida es moment�neamente inv�lida mientras los cambios se propagan por
la cadena justo despu�s de un flanco de reloj. Hay dos soluciones a este problema.
La primera, es muestrear la salida s�lo cuando se sabe que es v�lida. La segunda,
m�s compleja y ampliamente usada, es utilizar un tipo diferente de contador
s�ncrono, que tiene una l�gica m�s compleja para asegurar que todas las salidas
cambian en el mismo momento predeterminado, aunque el precio a pagar es la
reducci�n de la frecuencia m�xima a la que puede funcionar.
Secuenciaci�n y metaestabilidad
Los biestables s�ncronos son propensos a sufrir un problema denominado
metaestabilidad, que ocurre cuando una entrada de datos o de control est� cambiando
en el momento en el que llega un flanco de reloj. El resultado es que la salida
puede comportarse de forma imprevista, tardando muchas veces m�s de lo normal en
estabilizarse al estado correcto, o incluso podr�a oscilar repetidas veces hasta
terminar en su estado estable. En un ordenador esto puede suponer la corrupci�n de
datos o causar un fallo de programa.