ARQUITECTURA

DE COMPUTADORAS

Reporte
1.1 Modelos de arquitecturas de cómputo
1.1.3 Arquitectura de Multiprocesamiento

Catedrático
Villarreal Meza
Iluicatl Tonatiuh

Alumno
Reyes Peña Moises
Alberto

Carrera
Ing. En Sistemas
Computacionales
Asignatura SCD-1003 ARQUITECTURA DE COMPUTADORAS
Programa* Ingeniería en sistemas Unidad 1
computacionales *
1.1 Modelos de arquitecturas de cómputo.
Bibliografía Murdocca, M. y Heuring, V. (2002). Principios de arquitectura de
computadoras. Buenos Aires: Prentice Hall Pearson Educación.

INDICE

Contenido
Pagina

Portada…………………………………………………..1

Índice……………………………………………………..2

Introducción……………………………………………...3

Objetivo………………………………………………......4

Reporte de investigación……….……………………...6

P á g i n a 2 | 11
Asignatura SCD-1003 ARQUITECTURA DE COMPUTADORAS
Programa* Ingeniería en sistemas Unidad 1
computacionales *
1.1 Modelos de arquitecturas de cómputo.
Bibliografía Murdocca, M. y Heuring, V. (2002). Principios de arquitectura de
computadoras. Buenos Aires: Prentice Hall Pearson Educación.

INTRODUCCIÓN
La arquitectura de computadoras es el diseño conceptual y la estructura
operacional fundamental de un sistema que conforma una computadora. Es decir,
es un modelo y una descripción funcional de los requerimientos y las
implementaciones de diseño para varias partes de una computadora, con especial
interés en la forma en que la unidad central de proceso (CPU) trabaja
internamente y accede a las direcciones de memoria.

P á g i n a 3 | 11
Asignatura SCD-1003 ARQUITECTURA DE COMPUTADORAS
Programa* Ingeniería en sistemas Unidad 1
computacionales *
1.1 Modelos de arquitecturas de cómputo.
Bibliografía Murdocca, M. y Heuring, V. (2002). Principios de arquitectura de
computadoras. Buenos Aires: Prentice Hall Pearson Educación.

OBJETIVO
El objetivo es que el estudiante haga una lectura para profundizar el conocimiento
acerca del tema de arquitectura segmentada de computadoras acerca un libro del
tema y como resultado realizando un reporte de investigación que nos permita
entender ampliamente el tema.

P á g i n a 4 | 11
Asignatura SCD-1003 ARQUITECTURA DE COMPUTADORAS
Programa* Ingeniería en sistemas Unidad 1
computacionales *
1.1 Modelos de arquitecturas de cómputo.
Bibliografía Murdocca, M. y Heuring, V. (2002). Principios de arquitectura de
computadoras. Buenos Aires: Prentice Hall Pearson Educación.

REPORTE DE INVESTIGACIÓN
1. Describe detalladamente como funcionan las arquitecturas segmentadas
Las arquitecturas segmentadas o con segmentación del cauce buscan mejorar
el desempeño realizando paralelamente varias etapas del ciclo de instrucción
al mismo tiempo.

Generalidades:
 Un ciclo de instrucción (también llamado ciclo de fetch-and-execute o ciclo
de fetch-decode-execute en inglés).
 Comprende una secuencia de acciones determinada que debe llevar a cabo
la CPU para ejecutar cada instrucción en un programa. 
 Cada instrucción del juego de instrucciones de una CPU puede requerir
diferente número de ciclos de instrucción para su ejecución. 
 Un ciclo de instrucción está formado por uno o más ciclos máquina.

2. ¿Qué es un ciclo de instrucción?

Es el período que tarda la unidad central de proceso (CPU) en ejecutar una
instrucción de lenguaje máquina. 

3. ¿Qué es el "pipelining"?
La segmentación (pipelining) es una técnica de implementación por la cual se
solapa la ejecución de múltiples instrucciones. Hoy día, la segmentación es la
técnica de implementación clave utilizada para hacer CPU rápidas.
La segmentación es como una línea de ensamblaje: cada etapa de la
segmentación completa una parte de la instrucción. Como en una línea de
ensamblaje de automóviles, el trabajo que va a realizar en una instrucción se
descompone en partes más pequeñas, cada una de las cuales necesita una
fracción del tiempo necesario para completar la instrucción completa. Cada uno
de estos pasos se define como etapa de la segmentación o segmento. Las
etapas están conectadas, cada una a la siguiente, para formar una especie de
cauce las instrucciones se entran por un extremo, son procesadas a través de
las etapas y salen por el otro extremo.
La productividad de la segmentación está determinada por la frecuencia con
que una instrucción salga del cauce. Como las etapas están conectadas entre
sí, todas las etapas deben estar listas para proceder al mismo tiempo. El
tiempo requerido para desplazar una instrucción, un paso, a lo largo del cauce
es un ciclo máquina. La duración de un ciclo máquina está determinada por el
tiempo que necesita la etapa más lenta (porque todas las etapas progresan a
la vez). Con frecuencia, el ciclo máquina es un ciclo de reloj (a veces dos, o
raramente más), aunque el reloj puede tener múltiples fases.

P á g i n a 5 | 11
Asignatura SCD-1003 ARQUITECTURA DE COMPUTADORAS
Programa* Ingeniería en sistemas Unidad 1
computacionales *
1.1 Modelos de arquitecturas de cómputo.
Bibliografía Murdocca, M. y Heuring, V. (2002). Principios de arquitectura de
computadoras. Buenos Aires: Prentice Hall Pearson Educación.

El objetivo del diseñador es equilibrar la duración de las etapas de la

segmentación. Si las etapas están perfectamente equilibradas, entonces el
tiempo por instrucción de la máquina segmentada -suponiendo condiciones
ideales es igual a: 

Tiempo por instrucción en la máquina no segmentada

Número de etapas de la segmentación

Bajo estas condiciones, la mejora de velocidad debida a la segmentación es

igual al número de etapas. Sin embargo, habitualmente, las etapas no están
perfectamente equilibradas; además, la segmentación involucra algún gasto.
Así, el tiempo por instrucción en la máquina segmentada no tendrá su valor
mínimo posible, aunque pueda estar próximo (digamos en un 10 por 100).

La segmentación consigue una reducción en el tiempo de ejecución medio por

instrucción. Esta reducción se puede obtener decrementando la duración del
ciclo de reloj de la máquina segmentada o disminuyendo el número de ciclos
de reloj por instrucción, o haciendo ambas cosas. Normalmente, el mayor
impacto está en el número de ciclos de reloj por instrucción, aunque el ciclo de
reloj es, con frecuencia, más corto en una máquina segmentada
(especialmente en supercomputadores segmentados). En las secciones de
segmentación segmentada avanzada de este capítulo veremos qué
profundidad de segmentación se puede utilizar para decrementar el ciclo de
reloj y mantener un CPI bajo.

La segmentación es una técnica de implementación, que explota el paralelismo

entre las instrucciones de un flujo secuencial. Tiene la ventaja sustancial que,
de forma distinta a algunas técnicas de aumento de velocidad, no es visible al
programador.

4. Menciona los tipos de cauces que existen.

Tipos de cauces:
 Unifunción: ejecutan un único proceso.
Multifunción: pueden ejecutar varios procesos:
Estáticos: en un instante determinado sólo pueden ejecutar uno.
Dinámicos: pueden ejecutar simultáneamente varios procesos.
Lineal: a cada etapa sólo le puede seguir otra etapa concreta.
No lineal: se pueden establecer recorridos complejos de las etapas.

P á g i n a 6 | 11
Asignatura SCD-1003 ARQUITECTURA DE COMPUTADORAS
Programa* Ingeniería en sistemas Unidad 1
computacionales *
1.1 Modelos de arquitecturas de cómputo.
Bibliografía Murdocca, M. y Heuring, V. (2002). Principios de arquitectura de
computadoras. Buenos Aires: Prentice Hall Pearson Educación.

5. Investiga alguna arquitectura de computadora que sea segmentada y

explica sus características.
La arquitectura del conjunto de instrucciones DLX fue presentada por primera
vez en la obra “Computer Architecture: A Quantitative Approach” de Jonh
Hennessy y Dave Patterson. Según sus autores, DLX es el segundo
computador poliinsaturado del mundo. Se ha elegido la arquitectura del DLX
sobre la base de observaciones de las primitivas utilizadas con más frecuencia
en los programas. Las instrucciones más sofisticadas (y menos críticas en
cuanto a rapidez) son implementadas por software mediante la ejecución de
instrucciones múltiples.

El procesador DLX
Direcciones de memoria de 32 bits 
                – Modelo de memoria “BIG-ENDIAN”
Tamaño de las transferencias de datos 
                – Entre GPRs y memoria 
                    • 8, 16 y 32 bits 
                – Entre FPRs y memoria 
                    • 32 y 64 bits
Datos e instrucciones alineados en memoria
La dirección de memoria donde se ubica un dato ha de ser múltiplo de su
tamaño. 

P á g i n a 7 | 11